特許
J-GLOBAL ID:201303089224418670
反転バッファ回路
発明者:
出願人/特許権者:
代理人 (3件):
森 哲也
, 小西 恵
, 田中 秀▲てつ▼
公報種別:公開公報
出願番号(国際出願番号):特願2012-072262
公開番号(公開出願番号):特開2013-207413
出願日: 2012年03月27日
公開日(公表日): 2013年10月07日
要約:
【課題】抵抗素子層の周辺の半導体基板などの電位の影響を受けて、抵抗値が変化することに起因する信号の歪みを抑えることが可能となる反転バッファ回路を提供する。【解決手段】この発明は、入力抵抗である第1の抵抗素子R1と帰還抵抗である第2の抵抗素子R2を含む反転バッファ回路である。第1の抵抗素子R1は、半導体基板に絶縁層を介して形成された第1抵抗素子層を備える。第2の抵抗素子R2は、一端が第1抵抗素子層の一端に接続され、半導体基板に絶縁層を介して形成された第2抵抗素子層と、第2抵抗素子層の下部又は上部に配置され第2抵抗素子層の他端の電位に基づく所定のバイアス電位でバイアスされる第1導電層とを備える。第1の抵抗素子R1の抵抗値と第2抵抗素子R2の抵抗値の抵抗比が1:xのとき(1≦x)、前記所定のバイアス電位の電圧値は第2抵抗素子層の他端の電位に対して(x+1)/(2x)倍とした。【選択図】図1
請求項(抜粋):
入力抵抗素子および帰還抵抗素子を含む反転バッファ回路において、
半導体基板に絶縁層を介して形成された第1抵抗素子層を備える第1の抵抗素子と、
一端が前記第1抵抗素子層の一端に接続され、前記半導体基板に絶縁層を介して形成された第2抵抗素子層と、前記第2抵抗素子層の下部又は上部に配置され前記第2抵抗素子層の他端の電位に基づく所定のバイアス電位でバイアスされる第1導電層と、を備える第2の抵抗素子と、を備え、
前記第1の抵抗素子および前記第2の抵抗素子は、前記入力抵抗素子および前記帰還抵抗素子のそれぞれのいずれかとし、
前記第1抵抗素子の抵抗値と前記第2抵抗素子の抵抗値の抵抗比が1:xのとき(1≦x)、前記所定のバイアス電位の電圧値は前記第2抵抗素子層の他端の電位に対して(x+1)/(2x)倍であることを特徴とする反転バッファ回路。
IPC (6件):
H03F 1/32
, H01L 21/822
, H01L 27/04
, H01L 21/82
, H03F 3/34
, H03F 3/45
FI (7件):
H03F1/32
, H01L27/04 P
, H01L27/04 H
, H01L27/04 V
, H01L21/82 S
, H03F3/34 Z
, H03F3/45 B
Fターム (29件):
5F038AR09
, 5F038AV13
, 5F038BH10
, 5F038BH19
, 5F038CA02
, 5F038CD13
, 5F038EZ20
, 5F064BB24
, 5F064BB35
, 5F064CC22
, 5F064EE43
, 5F064EE45
, 5F064FF05
, 5F064FF36
, 5J500AA01
, 5J500AA46
, 5J500AC21
, 5J500AF10
, 5J500AH25
, 5J500AH26
, 5J500AH39
, 5J500AK00
, 5J500AK01
, 5J500AK04
, 5J500AM13
, 5J500AQ02
, 5J500AQ03
, 5J500AT01
, 5J500NG01
引用特許:
審査官引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願平6-123529
出願人:横河電機株式会社
前のページに戻る