特許
J-GLOBAL ID:201303091024033078
半導体装置、半導体装置の製造方法及び液体吐出装置
発明者:
,
,
出願人/特許権者:
代理人 (6件):
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
, 下山 治
, 永川 行光
公報種別:公開公報
出願番号(国際出願番号):特願2012-121388
公開番号(公開出願番号):特開2013-247300
出願日: 2012年05月28日
公開日(公表日): 2013年12月09日
要約:
【課題】LOCOS法を用いて素子分離領域が形成されたトランジスタにおいて、耐圧性能の低下を抑制しつつソース・ドレインの短絡を抑制する技術を提供する。【解決手段】カウンタードープによって形成された第1導電型のウェル領域と、第1導電型とは異なる第2導電型のソース領域及びドレイン領域を有し、ソース領域及びドレイン領域の少なくとも一方がウェル領域に配置されたトランジスタと、ウェル領域においてソース領域及びドレイン領域の少なくとも一方の周囲に配置されたLOCOS領域と、LOCOS領域の下に配置された第1導電型のチャネルストップ領域とを有する半導体装置が提供される。ソース領域及びドレイン領域の少なくとも一方は、トランジスタのチャネル幅に平行な方向にLOCOS領域のバーズビークの先端から離れて配置される。チャネルストップ領域は、バーズビークの先端からソース領域及びドレイン領域の少なくとも一方とは反対側に離れて配置される。【選択図】図1
請求項(抜粋):
カウンタードープによって形成された第1導電型のウェル領域と、
前記第1導電型とは異なる第2導電型のソース領域及びドレイン領域を有し、前記ソース領域及び前記ドレイン領域の少なくとも一方が前記ウェル領域に配置されたトランジスタと、
前記ウェル領域において前記ソース領域及び前記ドレイン領域の前記少なくとも一方の周囲に配置されたLOCOS領域と、
前記LOCOS領域の下に配置された前記第1導電型のチャネルストップ領域とを有し、
前記ソース領域及び前記ドレイン領域の前記少なくとも一方は、前記トランジスタのチャネル幅に平行な方向に前記LOCOS領域のバーズビークの先端から離れて配置され、
前記チャネルストップ領域は、前記バーズビークの先端から前記ソース領域及び前記ドレイン領域の前記少なくとも一方とは反対側に離れて配置されることを特徴とする半導体装置。
IPC (8件):
H01L 21/336
, H01L 29/78
, H01L 21/76
, H01L 27/08
, H01L 21/823
, H01L 27/088
, H01L 21/316
, B41J 2/05
FI (7件):
H01L29/78 301R
, H01L21/76 S
, H01L27/08 331B
, H01L27/08 102B
, H01L21/76 M
, H01L21/94 A
, B41J3/04 103B
Fターム (51件):
2C057AF65
, 2C057AG83
, 2C057AP56
, 2C057AQ02
, 2C057BA04
, 2C057BA13
, 4M108AA09
, 4M108AB04
, 4M108AB09
, 4M108AB13
, 4M108AB36
, 4M108AC21
, 4M108AD13
, 5F032AA13
, 5F032AC01
, 5F032CA03
, 5F032CA17
, 5F032DA43
, 5F032DA53
, 5F048AA05
, 5F048AC01
, 5F048BA01
, 5F048BB05
, 5F048BB20
, 5F048BC01
, 5F048BD04
, 5F048BE03
, 5F048BG12
, 5F048BH07
, 5F140AA24
, 5F140AA25
, 5F140AB00
, 5F140AB01
, 5F140AC21
, 5F140BC06
, 5F140BC09
, 5F140BD19
, 5F140BE03
, 5F140BF01
, 5F140BF04
, 5F140BH02
, 5F140BH17
, 5F140BH30
, 5F140BH41
, 5F140BH45
, 5F140BH47
, 5F140BK13
, 5F140CB01
, 5F140CB02
, 5F140CB08
, 5F140CB10
引用特許:
出願人引用 (18件)
全件表示
審査官引用 (18件)
全件表示
前のページに戻る