特許
J-GLOBAL ID：201303091041554324

電子デバイスのための適応電圧スケーリング

発明者：
モハメッド・エルゲバリー

モハメッド・エルゲバリー について

, 
クーラム・ザカ・マリク

クーラム・ザカ・マリク について

, 
ルー・ジー.・チュア-エオアン

ルー・ジー.・チュア-エオアン について

, 
ソン-オク・ジュン

ソン-オク・ジュン について


出願人/特許権者：
クゥアルコム・インコーポレイテッド

クゥアルコム・インコーポレイテッド について


代理人 (16件)： 蔵田 昌俊 ,  福原 淑弘 ,  中村 誠 ,  野河 信久 ,  白根 俊郎 ,  峰 隆司 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  赤穂 隆雄 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2013-093504
公開番号（公開出願番号）：特開2013-211022
出願日： 2013年04月26日
公開日（公表日）： 2013年10月10日
要約：
【課題】処理コアに対する電圧を適応スケーリングする。【解決手段】処理コアに対する論理速度およびワイヤ速度は、例えば、異なる回路構成要素から構成されている複数の信号パスをもつリング発振器を使用して特徴付けられる。処理コアに対する目標クロック周波数は、例えば、コアに対する計算要件に基づいて決定される。複製のクリティカルパスは、特徴付けられた論理速度およびワイヤ速度と、目標クロック周波数とに基づいて形成される。この複製のクリティカルパスは、処理コア内の実際のクリティカルパスをエミュレートし、異なる閾値電圧をもつ論理セル、ダイナミックセル、ビット線セル、ワイヤ、異なる閾値電圧および/またはファンアウトをもつドライバ、等のような異なるタイプの回路構成要素を含み得る。処理コアに対する供給電圧および複製のクリティカルパスは、両者が望ましい性能を達成するように調節される。【選択図】図3
請求項（抜粋）：
処理コア内の信号パスをエミュレートするように構成され、少なくとも2つの閾値電圧をもつトランジスタデバイスを含む遅延合成器と、 遅延合成器に連結され、遅延合成器の出力に基づいて制御を与えるように構成された制御ユニットとを含む集積回路。
IPC (5件)：
G06F 1/32 ,  H03K 3/354 ,  G06F 1/04 ,  H04M 1/00 ,  H04M 1/73
FI (5件)：
G06F1/00 332Z ,  H03K3/354 Z ,  G06F1/04 301C ,  H04M1/00 A ,  H04M1/73
Fターム (19件)：
5B011DA06 ,  5B011DB02 ,  5B011DC07 ,  5B011EA04 ,  5B011JA24 ,  5B011KK01 ,  5B011LL02 ,  5B011LL08 ,  5B011LL13 ,  5B079AA04 ,  5B079BA01 ,  5B079BC01 ,  5B079DD02 ,  5B079DD06 ,  5K127AA16 ,  5K127BA03 ,  5K127GA29 ,  5K127GA30 ,  5K127MA21
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM