特許
J-GLOBAL ID：201303093291253829

半導体装置

発明者：
山下 潤一

山下 潤一 について

, 
寺島 知秀

寺島 知秀 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-104502
公開番号（公開出願番号）：特開2013-232577
出願日： 2012年05月01日
公開日（公表日）： 2013年11月14日
要約：
【課題】高耐圧を保持しながら機械的強度の低下が抑制される半導体装置を提供する。【解決手段】コレクタ電極18と半導体基板1とによって挟まれた領域に、空洞領域4が位置する部分と、空洞領域が位置していない部分とが存在する。空洞領域が形成されていない半導体基板1の部分とコレクタ電極18との間には、絶縁膜2、絶縁膜20および絶縁膜17によって電気的に分離されたフローティングシリコン層21が形成されている。【選択図】図1
請求項（抜粋）：
主表面を有し、接地電圧が印加される半導体基板と、 前記半導体基板の前記主表面を覆うように形成された第1絶縁膜と、 前記第1絶縁膜を覆うように形成された所定の導電型の半導体層と、 前記半導体層を覆うように形成された第2絶縁膜と、 前記第2絶縁膜における所定の領域を覆うように形成され、前記接地電圧よりも高い所定の電圧が印加される第1電極と を備え、 前記第1電極と前記半導体基板とによって挟まれた領域には、 前記半導体基板と前記第1絶縁膜との間に空洞が形成された領域と、 前記半導体基板と前記第1絶縁膜との間に空洞が形成されていない領域と が位置し、 前記空洞が形成された領域の直上に位置する前記半導体層の部分には、前記第1電極に電気的に接続されて、所定の半導体素子が形成される素子形成領域が形成され、 前記空洞が形成されていない領域に位置する前記半導体基板の部分と前記第1電極との間には電界緩和領域が形成され、 前記電界緩和領域では、前記第1電極に印加される前記所定の電圧と前記半導体基板に印加される前記接地電圧との間に直列に接続される複数のコンデンサが形成された、半導体装置。
IPC (9件)：
H01L 27/08 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 29/861 ,  H01L 29/868 ,  H01L 29/06 ,  H01L 21/822 ,  H01L 27/04
FI (12件)：
H01L27/08 331A ,  H01L27/12 Z ,  H01L29/78 622 ,  H01L29/78 621 ,  H01L29/78 626C ,  H01L29/78 613Z ,  H01L29/91 E ,  H01L29/91 D ,  H01L29/06 301M ,  H01L29/06 301S ,  H01L27/04 C ,  H01L27/08 331E
Fターム (28件)：
5F038AC03 ,  5F038AC05 ,  5F038AC09 ,  5F038AC10 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038EZ06 ,  5F038EZ20 ,  5F048AA04 ,  5F048AA05 ,  5F048AC06 ,  5F048AC07 ,  5F048AC10 ,  5F048BA16 ,  5F048BC03 ,  5F048BC05 ,  5F048BG00 ,  5F048BG13 ,  5F110AA13 ,  5F110BB12 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110GG02 ,  5F110HM12 ,  5F110NN02
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM