特許
J-GLOBAL ID：201303093666859118
PLL周波数シンセサイザ、半導体集積装置及び無線通信機器
発明者：
出願人/特許権者：
代理人 (3件)：
藤村 元彦
, 永岡 重幸
, 高野 信司
公報種別：公開公報
出願番号（国際出願番号）：特願2012-093037
公開番号（公開出願番号）：特開2013-223075
出願日： 2012年04月16日
公開日（公表日）： 2013年10月28日
要約：
【課題】PLLのロック状態を高精度に検出することが可能なPLL周波数シンセサイザ、半導体集積装置及び無線通信機器を提供する。【解決手段】PLL周波数シンセサイザの位相周波数検出器11は、出力発振信号の周波数を分周した分周信号の位相が基準発振信号に対して進んでいる場合には両者同士の位相差に対応したパルス幅のパルスを含む第1の位相差信号を生成し、分周信号の位相が基準発振信号に対して遅れている場合には両者同士の位相差に対応したパルス幅のパルスを含む第2の位相差信号を生成する。この際、ロック検出回路15は、第1の位相差信号におけるパルスの幅と、第2の位相差信号におけるパルスの幅との差分値の大きさに基づいてPLLがロック状態にあるか否かを判定する。【選択図】図2
請求項（抜粋）：
制御電圧に応じた周波数の発振信号を生成する電圧制御発振器、前記発振信号を分周して分周信号を生成する分周器、所定周波数の基準発振信号と前記分周信号との位相差を示す位相差信号を生成する位相周波数検出器、前記位相差信号に応じた電流を送出するチャージポンプ回路、及び前記電流を電圧に変換したものを前記制御電圧として生成するループフィルタを含むPLL回路と、前記PLL回路がロック状態にあるか否かを検出するロック検出回路と、を有するPLL周波数シンセサイザであって、
前記位相周波数検出器は、前記基準発振信号に対して前記分周信号の位相が進んでいる場合には前記位相差に対応したパルス幅のパルスを含む第1の位相差信号を生成し、前記基準発振信号に対して前記分周信号の位相が遅れている場合には前記位相差に対応したパルス幅のパルスを含む第2の位相差信号を生成し、
前記ロック検出回路は、前記第1の位相差信号における前記パルスの幅と、前記第2の位相差信号における前記パルスの幅との差分値の大きさに基づいて前記PLL回路がロック状態にあるか否かを判定することを特徴とするPLL周波数シンセサイザ。
IPC (2件)：
FI (2件)：
Fターム (14件)：
5J106AA04
, 5J106BB01
, 5J106CC16
, 5J106CC24
, 5J106CC41
, 5J106CC53
, 5J106DD08
, 5J106DD17
, 5J106DD44
, 5J106EE08
, 5J106FF08
, 5J106KK02
, 5J106KK05
, 5J106KK29
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
