特許
J-GLOBAL ID：201303094232404607
不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法
発明者：
出願人/特許権者：
代理人 (2件)：
伊東 忠彦
, 山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2012-072271
公開番号（公開出願番号）：特開2013-207414
出願日： 2012年03月27日
公開日（公表日）： 2013年10月07日
要約：
【課題】不正操作検知回路、不正操作検知回路を備えた装置、及び不正操作検知方法において、実装攻撃に対する耐タンパ性を向上することを目的とする。【解決手段】複数の変化条件ルールに従って状態値生成回路で現在の状態値に対する状態遷移後の状態値を生成し、任意の1つの変化条件ルールに従って生成された状態遷移後の状態値と前記任意の1つの変化条件ルールを乱数に基づいて選択部から選択出力し、演算開始入力に基づいて状態値格納部に現在の状態値を格納すると共に選択部から選択出力される状態遷移後の状態値を格納し、状態値格納部の入出力に基づき状態遷移後の状態値と現在の状態値を状態値比較回路で比較し、状態遷移が前記任意の1つの変化条件ルールに従っていないと不正操作を検知して検知信号を出力し、前記複数の変化条件ルールは互いに異なり、且つ、同一固定ビット数の値変化を用いるルールであるように構成する。【選択図】図8
請求項（抜粋）：
互いに異なる複数の、状態値の変化条件ルールを出力する変化条件ルール出力回路と、
前記複数の変化条件ルールに従って現在の状態値に対する状態遷移後の状態値を生成する状態値生成回路と、
前記複数の変化条件ルールに従って前記状態値生成回路で生成された状態遷移後の状態値のうち、任意の1つの変化条件ルールに従って生成された状態遷移後の状態値と、前記変化条件ルール出力回路から出力された前記複数の変化条件ルールのうち、前記任意の1つの変化条件ルールを、乱数に基づいて選択出力する選択部と、
演算開始入力に基づいて前記現在の状態値を格納すると共に、前記選択部から選択出力される前記状態遷移後の状態値を格納する状態値格納部と、
前記状態値格納部の入出力に基づき前記状態遷移後の状態値と前記現在の状態値を比較し、状態遷移が前記選択部から選択出力される前記任意の1つの変化条件ルールに従っていないと不正操作を検知して検知信号を出力する状態値比較回路
を備え、
前記複数の変化条件ルールは、同一固定ビット数の値変化を用いるルールである
ことを特徴とする不正操作検知回路。
IPC (1件)：
FI (1件)：
Fターム (13件)：
5J104AA16
, 5J104AA32
, 5J104AA41
, 5J104AA44
, 5J104EA04
, 5J104EA08
, 5J104FA00
, 5J104JA03
, 5J104JA21
, 5J104NA02
, 5J104NA22
, 5J104NA37
, 5J104NA42
