特許
J-GLOBAL ID：201303094554516443

炭化珪素半導体装置の製造方法

発明者：
竹内 有一

竹内 有一 について

, 
杉山 尚宏

杉山 尚宏 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 特許業務法人ゆうあい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-094110
公開番号（公開出願番号）：特開2013-222855
出願日： 2012年04月17日
公開日（公表日）： 2013年10月28日
要約：
【課題】高濃度接合リークが発生することを抑制する。【解決手段】第2ゲート領域8が備えられるトレンチ6の両先端部においてJFET構造が形成されないように凹部13を形成する構造とする。そして、このような構造において、アニール処理時に凹部13の底面と側面との境界部となる角部に形成されるn型層16を除去する。これにより、n型層16が残されている場合のように、異なる導電型であるn型層16とp+型の第1ゲート領域3もしくは第2ゲート領域8との間に形成されていた高濃度接合が形成されないようにできる。したがって、ドレイン電位が第1ゲート領域3上に表出して、ゲート-ドレイン間耐圧を低下させてしまうことを防止でき、高濃度接合リーク(ゲートリークやドレインリーク)が発生することを防止することができる。【選択図】図6
請求項（抜粋）：
炭化珪素からなる第1導電型基板(1)と、前記第1導電型基板上にエピタキシャル成長によって形成された第1導電型のドリフト層(2)と、前記ドリフト層上にエピタキシャル成長によって形成された第2導電型の第1ゲート領域(3)と、前記第1ゲート領域上にエピタキシャル成長もしくはイオン注入により形成された第1導電型のソース領域(4)とを有する半導体基板(5)を用意する工程と、 前記ソース領域および前記第1ゲート領域を貫通して前記ドリフト層まで達し、一方向を長手方向とした短冊状のトレンチ(6)を形成する工程と、 前記トレンチの内壁上にエピタキシャル成長によって第1導電型のチャネル層(7)を形成する工程と、 前記チャネル層の上に形成された第2導電型の第2ゲート領域(8)を形成する工程と、 前記チャネル層および前記第2ゲート領域を前記ソース領域が露出するまで平坦化する工程と、 前記平坦化の後に、選択エッチングを行うことで少なくとも前記トレンチの両先端部の前記ソース領域と前記チャネル層および前記第2ゲート領域を除去し、前記トレンチの両先端部に前記ソース領域の厚みよりも深い第1凹部(13)を形成する工程と、 前記第1凹部の形成後に、不活性ガス雰囲気において1300°C以上の活性化アニール処理を行う工程と、 前記アニール処理によって前記第1凹部の底面と側面との境界部となる角部を覆うように形成される第1導電型層(16)を除去する工程と、を含むことを特徴とするJFETを備える炭化珪素半導体装置の製造方法。
IPC (6件)：
H01L 21/337 ,  H01L 27/098 ,  H01L 29/808 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 21/265
FI (3件)：
H01L29/80 C ,  H01L29/80 V ,  H01L21/265 602A
Fターム (14件)：
5F102FA00 ,  5F102FA08 ,  5F102GB04 ,  5F102GC08 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GR07 ,  5F102GS07 ,  5F102HC00 ,  5F102HC01 ,  5F102HC07 ,  5F102HC16 ,  5F102HC21
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM