特許
J-GLOBAL ID:201303094745043243
液晶表示素子用薄膜トランジスタ
発明者:
,
,
出願人/特許権者:
代理人 (4件):
曾我 道治
, 梶並 順
, 大宅 一宏
, 飯野 智史
公報種別:公開公報
出願番号(国際出願番号):特願2012-198640
公開番号(公開出願番号):特開2012-253385
出願日: 2012年09月10日
公開日(公表日): 2012年12月20日
要約:
【課題】高い電荷移動度を得るために高誘電率絶縁物質でゲート絶縁層を形成しながらも、同時に薄膜トランジスタの漏れ電流の減少が図られるゲート絶縁層を備える液晶表示素子用薄膜トランジスタを提供する。【解決手段】基板上に形成されたゲート電極11と、ゲート電極上11に、官能基、金属酸化物系(Me)、シリコン(Si)及び酸素(O)が結合した構造を有する高誘電率絶縁物質から形成されたゲート絶縁膜12と、ゲート絶縁膜12上に形成されたソース電極16a及びドレイン電極16bとを備える液晶表示素子用薄膜トランジスタとした。【選択図】図1
請求項(抜粋):
基板上に形成されたゲート電極と、
前記ゲート電極上に、官能基(R)、金属酸化物系(Me)、シリコン(Si)及び酸素(O)が結合した構造の高誘電率絶縁物質で形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたソース電極及びドレイン電極と
を備える液晶表示素子用薄膜トランジスタであって、
前記高誘電率絶縁物質は、シリコン(Si)-酸素(O)-金属酸化物系(Me)の単位結合からなり、4個のシリコン(Si)と4個の金属酸化物系(Me)が、8個の頂点にそれぞれ配置されてラダー型の単位構造を形成することを特徴とする液晶表示素子用薄膜トランジスタ。
IPC (4件):
H01L 29/786
, H01L 51/05
, H01L 51/30
, H01L 21/312
FI (5件):
H01L29/78 617T
, H01L29/78 618B
, H01L29/28 100A
, H01L29/28 280
, H01L21/312 A
Fターム (9件):
5F058AC10
, 5F058AH01
, 5F110AA01
, 5F110AA06
, 5F110BB01
, 5F110CC07
, 5F110FF01
, 5F110GG02
, 5F110GG05
引用特許: