特許
J-GLOBAL ID:201303095406936014
表示装置
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2013-096716
公開番号(公開出願番号):特開2013-190804
出願日: 2013年05月02日
公開日(公表日): 2013年09月26日
要約:
【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。【解決手段】絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線上の第1の絶縁層と、前記第1の絶縁膜上の半導体層と、前記半導体膜上の第2の絶縁層と、前記第2の絶縁層上の前記ゲート電極と接続するゲート配線と、前記ソース電極と前記半導体層とを接続する接続電極と、前記半導体層と接続する画素電極とを有することを特徴としている。【選択図】図13
請求項(抜粋):
表示装置。
IPC (2件):
FI (2件):
G09F9/30 338
, G02F1/1368
Fターム (23件):
2H192AA24
, 2H192BA13
, 2H192BC72
, 2H192BC82
, 2H192CB05
, 2H192CB13
, 2H192CB53
, 2H192CC02
, 2H192CC07
, 2H192CC33
, 2H192CC44
, 2H192DA02
, 2H192DA42
, 2H192EA04
, 2H192FB02
, 5C094AA10
, 5C094AA43
, 5C094BA03
, 5C094BA43
, 5C094DA13
, 5C094EA04
, 5C094FA01
, 5C094GB10
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る