特許
J-GLOBAL ID：201303096160024688

ダイナミックマルチストリーミングプロセッサでメモリ操作の原子性を実現するための方法と装置

発明者：
メルビン,ステイーブン

メルビン,ステイーブン について

, 
ネミロフスキイ,マリオ・デイ

ネミロフスキイ,マリオ・デイ について


出願人/特許権者：
ミップス テクノロジーズ インコーポレイテッド

ミップス テクノロジーズ インコーポレイテッド について


代理人 (2件)： 川口 義雄 ,  大崎 勝真
公報種別：特許公報
出願番号（国際出願番号）：特願2002-511080
特許番号：特許第4926364号
出願日： 2001年06月07日
請求項（抜粋）：
【請求項1】 一以上の命令スレッドを流すための複数のストリ-ムと、 ストリームからの命令を処理するための一組の機能リソースと、 プロセッサのストリームによって共有される選択したメモリ位置をロックするためのロック機構とを備え、ロック機構が、原子性のあるメモリシーケンスを開始するときにロックをセットしかつ原子性のあるメモリシーケンスを完了するときにロックをクリアするよう動作し、ロック機構が、プロセッサの各ストリームに関連づけられた一以上の格納位置を含み、各格納位置が、メモリアドレス、ロックビット、ストールビットを格納でき、ストリームが原子性のあるメモリシーケンスをはじめるとき前記ストリームに関連づけられた格納位置に対象メモリアドレスが書き込まれ、かつロックビットがセットされ、ストリームに関連づけられたすべての他の格納位置がサーチされ、合致する格納位置についてロックビットがセットされた合致するメモリアドレスが見つかると、前記ストリームがストールビットをセットし、ストールビットがクリアされるまで前記ストリームがストールし、前記ロック機構が、製造の間にマルチストリ-ミングプロセッサに設置されるハードウェアを含んで実現される、マルチストリーミングプロセッサ。
IPC (1件)：
G06F 9/52 ( 200 6.01)
FI (1件)：
G06F 9/46 472 Z
引用特許：
審査官引用 (4件)
全件表示
引用文献：
審査官引用 (2件)
  • Supporting Fine-Grained Synchronization on a Simultaneous Multithreading Processor
  • Supporting Fine-Grained Synchronization on a Simultaneous Multithreading Processor

前のページに戻る

TOP

BOTTOM