特許

J-GLOBAL ID：201303097085852088

半導体装置

発明者： 菅原 聡 ,  置塩 貴雄 ,  高村 陽太
出願人/特許権者： 株式会社半導体理工学研究センター
代理人 (4件)： 青木 篤 ,  鶴田 準一 ,  伊坪 公一 ,  南山 知広
公報種別：公開公報
出願番号（国際出願番号）：特願2011-143504
公開番号（公開出願番号）：特開2013-012554
出願日： 2011年06月28日
公開日（公表日）： 2013年01月17日
要約：

【課題】半導体層と強磁性金属層との間のショットキー障壁による接触抵抗を低減し、かつ高効率のスピン注入を実現するための界面抵抗の最適化を可能とすること。【解決手段】半導体層10と、前記半導体層にスピン偏極した電子を注入、または前記半導体層からスピン偏極した電子を受ける強磁性金属層12と、前記半導体層と前記強磁性金属層との間に設けられ、前記強磁性金属層より小さな仕事関数を有する金属膜16と、前記金属膜と前記半導体層との間に設けられた絶縁膜14と、を具備する半導体装置。【選択図】図2

請求項（抜粋）：

半導体層と、 前記半導体層にスピン偏極した電子を注入、または前記半導体層からスピン偏極した電子を受ける強磁性金属層と、 前記半導体層と前記強磁性金属層との間に設けられ、前記強磁性金属層より小さな仕事関数を有する金属膜と、 前記金属膜と前記半導体層との間に設けられた絶縁膜と、 を具備することを特徴とする半導体装置。

IPC (1件)：

H01L 29/82

FI (1件)：

H01L29/82 Z

Fターム (10件)：

5F092AA15 ,  5F092AB10 ,  5F092AC24 ,  5F092AC25 ,  5F092AD25 ,  5F092BD03 ,  5F092BD04 ,  5F092BD13 ,  5F092BD14 ,  5F092BD15

引用特許：

審査官引用 (2件)

• スピンFET及び磁気抵抗効果素子
  公報種別：公開公報   出願番号：特願2007-221600   出願人：株式会社東芝
• 機能素子
  公報種別：公開公報   出願番号：特願平10-246077   出願人：株式会社東芝