特許

J-GLOBAL ID：201303097436712636

半導体装置の製造方法及び電子装置の製造方法

発明者： 石月 義克 ,  佐々木 伸也 ,  谷 元昭
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2012-032677
公開番号（公開出願番号）：特開2013-171841
出願日： 2012年02月17日
公開日（公表日）： 2013年09月02日
要約：

【課題】半導体装置の製造に要する工数、コストの削減を図る。【解決手段】半導体装置の製造方法は、貫通孔11を有する支持体10上に配設された粘着層20の上に半導体素子30を配設する工程、及びその粘着層20上の、支持体10の貫通孔11に対応する箇所を含む領域に、部品100を配設する工程を含む。更に、その粘着層20上に樹脂層40を配設して擬似ウエハ50を形成する工程、及び支持体10の貫通孔11を通して部品100を押圧し、擬似ウエハ50を粘着層20から剥離する工程を含む。部品100を押圧して擬似ウエハ50を粘着層20から剥離することで、剥離面の損傷等を抑え、粘着層20の粘着力を低下させる処理を省略可能にし、半導体装置の製造に要する工数、コストの削減を図る。【選択図】図1

請求項（抜粋）：

第1貫通孔を有する支持体上に配設された粘着層上に、半導体素子を配設する工程と、 前記支持体上に配設された前記粘着層上の、前記第1貫通孔に対応する箇所を含む領域に、部品を配設する工程と、 前記半導体素子及び前記部品が配設された前記粘着層上に樹脂層を配設し、前記粘着層上に前記半導体素子、前記部品及び前記樹脂層を含む基板を形成する工程と、 前記第1貫通孔を通して前記部品を押圧し、前記基板を前記粘着層から剥離する工程と を含む ことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/56 ,  H01L 23/12

FI (2件)：

H01L21/56 E ,  H01L23/12 501C

Fターム (4件)：

5F061AA01 ,  5F061BA07 ,  5F061CA06 ,  5F061CB13

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2010-049348   出願人：株式会社東芝