文献

J-GLOBAL ID：201402213891916251   整理番号：14A1337184

モバイル3D ICの積み重ねのTSV MEOL(中間の端部)とパッケージング技術

TSV MEOL (Mid End of Line) and Packaging Technology of Mobile 3D-IC Stacking

著者 (10件)： NA Duk Ju (STATS ChipPAC Ltd., Singapore) ,  AUNG Kyaw Oo (STATS ChipPAC Ltd., Singapore) ,  CHOI Won Kyung (STATS ChipPAC Ltd., Singapore) ,  KIDA Tsuyoshi (Renesas Electronics Co., Kanagawa, JPN) ,  OCHIAI Toshihiko (Renesas Electronics Co., Kanagawa, JPN) ,  HASHIMOTO Tomoaki (Renesas Electronics Co., Kanagawa, JPN) ,  KIMURA Michitaka (Renesas Electronics Co., Kanagawa, JPN) ,  KATA Keiichirou (STATS ChipPAC Ltd., Singapore) ,  YOON Seung Wook (STATS ChipPAC Ltd., Singapore) ,  YONG Andy Chang Bum (STATS ChipPAC Ltd., Singapore)
資料名： Proceedings. Electronic Components & Technology Conference  (Proceedings. Electronic Components & Technology Conference)
巻： 64th Vol.1  ページ： 596-600  発行年： 2014年 
JST資料番号： H0393A  ISSN： 0569-5503  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Moorの法則はCMOSスケールの限界に近づき,3次元(3D)集積化がその解として提案された。本論文では,3D TSV MEOLとパッケージ組立て技術の革新的な方法を信頼できる3D/TSV集積化のために開発した。Cu柱のバンプ,一時的な接着剥離,背面ビアリビール(BVR)の過程は,最適化され,300mmのデイジーチェインと28nmで機能的なウエハにより資格づけした。パッケージアセンブリの積み重ねの過程は,40/50umの超微細ピッチの微細バンプによる熱圧縮接着を有するチップ対チップ,チップ対基板相互接続に対して確立した。28nmの論理デバイスと広い入出力DRAMはこの技術で3D構造に組み立てられた。3Dテスト用車両は12.8GB/s送信が可能で,入出力電力消費量の89%の減少を示した。結果として,3D集積化のためのロバストなプロセスを確立した。

シソーラス用語： *高密度実装 ,  包装技法 ,  *集積 ,  可動型 ,  *法則 ,  相互接続
準シソーラス用語： *Mooreの法則 ,  *TSV【配線】 ,  パッケージング技術 ,  モバイル ,  開放形システム間相互接続 ,  *三次元集積化

分類 (3件)： プリント回路  (NA05040O) ,  集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： モバイル ,  3D ,  IC ,  積み重ね ,  TSV ,  パッケージング技術