文献

J-GLOBAL ID：201402222524139000   整理番号：14A0511989

14nmノード以降先進Cu BEOLの低k集積における挑戦

Challenges in Low-k Integration of Advanced Cu BEOL Beyond 14nm Node

著者 (1件)： INOUE Naoya (Renesas Electronics, Kanagawa, JPN)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2013  ページ： 711-714  発行年： 2013年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 文献レビュー  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 従来のプレーナFETよりも容量要素の多いFinFETでは長い配線により低い抵抗が求められ,それは高アスペクト比(AR)配線で達成される。短い配線の高ARによる高い容量を補償するためにILDにより低いkが必要である。低k技術動向に関してはk~2.5の集積技術でPID(プラズマ誘起損傷)とCPI(チップパッケージ相互作用)の問題を抱えていてより低いkの低k材料導入が遅れている。カーボン%が多く多孔質低k材料と凋密孔(R-ELKLU)の多孔質低k材料が高信頼性を保ちつつ微細ピッチ集積で低容量を達成し,埋め込みメモリの要求に応える有力候補である。

シソーラス用語： 半導体プロセス ,  *配線 ,  誘電体 ,  FET【トランジスタ】 ,  アスペクト比 ,  絶縁膜 ,  多孔質体
準シソーラス用語： *BEOL ,  FinFET ,  高アスペクト比 ,  層間絶縁膜 ,  多孔質材料 ,  *低k誘電体

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： ノード ,  Cu ,  BEOL ,  集積