文献

J-GLOBAL ID：201402225094392059   整理番号：14A0046431

シリコンナノワイヤトランジスタの解析的ドレイン電流モデルとデバイス設計

Analytical Drain Current and Threshold Voltage Model and Device Design of Short-Channel Si Nanowire Transistors

著者 (4件)： 田中千加 (東芝 研開セ) ,  萩島大輔 (東芝 研開セ) ,  内田建 (慶応大 理工) ,  沼田敏典 (東芝 研開セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 296(SDM2013 99-115)  ページ： 37-42  発行年： 2013年11月07日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 22nm世代以降の短チャネルMOSFETにおけるデバイス設計を検討することを目的に,本報告ではゲート囲み構造のシリコンナノワイヤトランジスタの解析的ドレイン電流およびしきい値モデルを提案し,短チャネル効果耐性を持つデバイスパラメータの最適値を調べた。ナノワイヤ径の1.5倍以上のチャネル長を設計することで短チャネル効果を抑制できる。さらに,閉じ込めによる量子効果を考慮した結果,量子効果はしきい値ロールオフ特性とサブスレッショルド特性を劣化させることがわかった。(著者抄録)

シソーラス用語： *ケイ素 ,  *ナノワイヤ ,  *MOSFET ,  ドレイン【半導体】 ,  電流 ,  *短チャネル効果 ,  チャネル ,  電圧 ,  *解析モデル ,  酸化膜 ,  膜厚 ,  素子構造 ,  量子効果 ,  *立体構造 ,  *ゲート【半導体】 ,  閾値電圧 ,  ドレイン誘起障壁低下効果 ,  ゲートオールアラウンド構造 ,  化成皮膜
準シソーラス用語： ナノワイアトランジスタ ,  ドレイン電流 ,  DIBL ,  ゲートオールアラウンド

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： シリコンナノワイヤトランジスタ ,  解析 ,  ドレイン電流 ,  モデル ,  デバイス設計