文献

J-GLOBAL ID：201402235982715945   整理番号：14A0064000

3D垂直抵抗ランダムアクセスメモリの平面電極厚みスケーリングの実験研究

Experimental study of plane elelctrode thickness scaling for 3D vertical resistive random access memory

著者 (9件)： CHEN Hong-Yu (Stanford Univ., CA, USA) ,  YU Shimeng (Stanford Univ., CA, USA) ,  GAO Bin (Peking Univ., Beijing, CHN) ,  LIU Rui (Peking Univ., Beijing, CHN) ,  JIANG Zizhen (Stanford Univ., CA, USA) ,  DENG Yexin (Peking Univ., Beijing, CHN) ,  CHEN Bing (Peking Univ., Beijing, CHN) ,  KANG Jinfeng (Peking Univ., Beijing, CHN) ,  WONG H-S Philip (Stanford Univ., CA, USA)
資料名： Nanotechnology  (Nanotechnology)
巻： 24  号： 46  ページ： 465201,1-5  発行年： 2013年11月22日 
JST資料番号： W0108A  ISSN： 0957-4484  CODEN： NNOTER  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本文では,3D多層スタック垂直抵抗ランダムアクセスメモリ(RRAM)クロスポイントアレイの平面電極厚みのスケーリングを調査した。そして,電極厚みを5nmまで縮小したデバイスを実証した。絶縁層の厚みが6nmの場合,先行研究で実証した場合と比べて,デバイス密度の5倍の改善を達成できた。達成可能なエッチングのアスペクト比30から推定して,ゆるいリソグラフィックハーフピッチ(F)に対し,スタック層の実存数を提示した。このRRAMの垂直スタックセル構造は,不揮発記憶の高い記憶能力を実現するための技術を提供する。

シソーラス用語： *RAM【メモリ】 ,  電極 ,  スケーリング【計数】 ,  厚み ,  不揮発性メモリ ,  三次元
準シソーラス用語： *RRAM ,  縮尺 ,  抵抗ランダムアクセスメモリ ,  不揮発性記憶 ,  平面電極

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： 3D ,  垂直 ,  抵抗ランダムアクセスメモリ ,  平面電極 ,  厚み ,  スケーリング ,  実験 ,  研究