文献

J-GLOBAL ID：201402248908733251   整理番号：14A0460816

ビット遷移に着目したテストパターン生成手法の提案と評価

著者 (3件)： 小川夏輝 (奈良工高専) ,  山口賢一 (奈良工高専) ,  岩田大志 (奈良工高専)
資料名： 電子情報通信学会大会講演論文集(CD-ROM)  (電子情報通信学会ソサイエティ大会講演論文集(CD-ROM))
巻： 2014  号： 総合大会  ページ： ROMBUNNO.D-10-5  発行年： 2014年03月04日 
JST資料番号： G0508B  ISSN： 1349-144X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： テストパターン ,  *LSI【IC】 ,  試験 ,  消費電力 ,  スイッチング ,  *電力 ,  *発生 ,  比率 ,  *省エネルギー
準シソーラス用語： *テストパターン生成 ,  *テスト電力 ,  ピーク電力 ,  ビット遷移率 ,  *省電力 ,  電力低減

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (7件)： ビット ,  遷移 ,  着目 ,  テストパターン生成 ,  手法 ,  提案 ,  評価