文献

J-GLOBAL ID：201402258694595056   整理番号：13A1955776

HEVCのサンプル適応オフセットフィルタとデブロッキングフィルタ用のパイプライン処理VLSIアーキテクチャ

A pipelined VLSI architecture for Sample Adaptive Offset (SAO) filter and deblocking filter of HEVC

著者 (4件)： SHEN Sha (State Key Lab of ASIC and System, Fudan Univ.) ,  SHEN Weiwei (State Key Lab of ASIC and System, Fudan Univ.) ,  FAN Yibo (State Key Lab of ASIC and System, Fudan Univ.) ,  ZENG Xiaoyang (State Key Lab of ASIC and System, Fudan Univ.)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 10  号： 11  ページ： 20130272-20130272 (J-STAGE)  発行年： 2013年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 高効率ビデオ符号化(HEVC)復号化に使うサンプル適応オフセット(SAO)フィルタとデブロッキング(DB)フィルタのための高スルプット設計を示した。32×32画素ブロックベースのSAOとDBの両フィルタをサポートする5段パイプライン処理VLSIアーキテクチャを提案した。両フィルタは連続パイプライン段内で同時に機能できる。オンチップSRAMは両フィルタで共用できる。DBフィルタのスループットを向上するため,新しいフィルタ次数と結合した飛び越しSRAMマッピング方式を提案した。示した設計法は4K×2K@60fps(4096×230)HECビデオ符号を動作周波数60.8MHzでサポートできることを実験結果で示した。(翻訳著者抄録)

シソーラス用語： *画像符号化 ,  *濾波器 ,  *フィルタ ,  パイプライン処理 ,  *超小形回路技術 ,  フィルタリング ,  アルゴリズム ,  SRAM ,  地図 ,  スループット ,  *回路設計
準シソーラス用語： *高効率ビデオ符号化 ,  *デブロッキングフィルタ ,  *サンプル適応オフセットフィルタ ,  *VLSIアーキテクチャ ,  ループフィルタ ,  メモリマップ ,  *集積回路設計

分類 (3件)： 信号理論  (ND02020G) ,  ディジタルフィルタ  (NC04022Z) ,  半導体集積回路  (NC03162T)

引用文献 (4件)：

• [1] B. Bross, W.-J. Han, G. J. Sullivan, J.-R. Ohm and T. Wiegand: ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11 Document JCTVC-K1003 (2012).
• [2] C. Fu, E. Alshina, A. Alshin, Y. Huang, C. Chen, C. Tsai, C. Hsu, S. Lei, J. Park and W. Han: IEEE Trans. Circuits Syst. Video Technol. 22 [12] (2012) 1755.
• [4] D. Zhou, J. Zhou, J. Zhu and S. Goto: IEICE Trans. Fundamentals E92-A [12] (2009) 3203.
• [5] W. Shen, Y. Fan and X. Zeng: IEICE Trans. Electron. E95-C [4] (2012) 441.

タイトルに関連する用語 (7件)： HEVC ,  サンプル ,  適応 ,  オフセット ,  デブロッキングフィルタ ,  パイプライン処理 ,  VLSIアーキテクチャ