文献

J-GLOBAL ID：201402273296075688   整理番号：14A0882226

低漏れレジスタファイル設計のための二重V_t動的OR回路における変動認知スリープベクトル選択

Variation Aware Sleep Vector Selection in Dual V_t Dynamic OR Circuits for Low Leakage Register File Design

著者 (3件)： GONG Na (North Dakota State Univ., ND, USA) ,  WANG Jinhui (Beijing Univ. Technol., Beijing, CHN) ,  SRIDHAR Ramalingam (Univ. Buffalo(SUNY), NY, USA)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 61  号： 7  ページ： 1970-1983  発行年： 2014年07月 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 設計パラメータ,環境パラメータ,回路の動作特性,応用,及び製造技術を考慮して,二重V_t動的OR(DV-OR)回路におけるスリープベクトル選択を研究した。高入力のクロック信号(CHIH)ベクトルが,実用レジスタファイル(RF)応用に関して,他のベクトルを超える大きな利点を提供し,ランダムベクトル及び低入力クロック信号と比較して,コスト関数において,それぞれ,48.9及び55.5%低減をもたらすことを示した。この詳細な分析は,新しい低漏れRF設計の開発において,回路設計者を助けるであろう。

シソーラス用語： *配線 ,  *OR回路 ,  *レジスタ ,  *ファイル設計 ,  *漏れ電流 ,  *電圧変動 ,  *温度変動 ,  費用関数 ,  電圧 ,  温度依存性 ,  電圧依存性 ,  回路設計 ,  入出力 ,  *記憶装置 ,  *半導体チップ ,  プロセス変動 ,  閾値電圧 ,  オンチップメモリ
準シソーラス用語： ビットライン ,  レジスタファイル

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： 漏れ ,  レジスタファイル ,  設計 ,  VT ,  OR回路 ,  認知 ,  スリープ ,  ベクトル