文献

J-GLOBAL ID：201402287711608175   整理番号：14A1152357

積層前TSVテスト回路及び1GHzフルデジタルノイズモニタを用いた12.8GB/s Wide IO DRAMコントローラのテスト容易化

Testability Improvement for 12.8 GB/s Wide IO DRAM Controller by Small Area Pre-bonding TSV Tests and a 1 GHz Sampled Fully Digital Noise Monitor

著者 (8件)： 野村隆夫 (ルネサスエレクトロニクス) ,  森涼 (ルネサスエレクトロニクス) ,  高柳浩二 (ルネサスエレクトロニクス) ,  落合俊彦 (ルネサスエレクトロニクス) ,  福岡一樹 (ルネサスエレクトロニクス) ,  木田剛 (ルネサスエレクトロニクス) ,  新居浩二 (ルネサスエレクトロニクス) ,  森田貞行 (ルネサスエレクトロニクス)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 175(ICD2014 31-52)  ページ： 17-21  発行年： 2014年07月28日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々は,シリコン貫通ビア(TSV)技術を用いたWide IO DRAMコントローラチップを開発した。ファインピッチに配列されたTSVの間に配置された小型IOの内部に専用テスト回路を設けることで,チップ積層前にTSV接続不良を排除可能とした。また,512ビットのDQによる同時スイッチングノイズによるVminの悪化を改善するために,フルデジタルノイズモニタを用いたパッケージ-ボードのインピーダンス最適化の手法を提案する。本開発で我々は12.8GB/sでの動作と,LPDDR3と比較して89%の電力削減を達成した。(著者抄録)

シソーラス用語： DRAM ,  *バイアホール ,  テスト構造 ,  *積層成形 ,  伝達インピーダンス ,  雑音 ,  *故障検出
準シソーラス用語： DRAMチップ ,  *TSV【配線】 ,  スイッチングノイズ ,  テスト回路 ,  *欠陥検出 ,  *積層加工

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (8件)：

• JEDEC Standard Wide IO SDR specification. Dec. 2011.
• Y. Lou, Z. Yanm F. Zhang, P. D. Franzon, "Comparing Throug-Silicon-Via (TSV) void/pinhole defect self-test methods," Journal of Electronic Testing, vol. 28 No. 1, pp. 27-38, 2011.
• I. Savidis, S. Kose, E. G. Friedman, "Power Noise in TSV-Based 3-D Integrated Circuits," proceedings of ISSCC, vol. 48, No. 2, pp. 587-597, 2013.
• S. Takaya, M. Nagata, A. Sakai, T. Kariya, S. Uchiyama, H. Kobayashi, H. Ikeda, "A 100GB/s Wide IO with 4096b TSVs Through an Active Silicon Interposer with In-Place Waveform Capturing" ISSCC Dig. Tech. Papers, pp. 434-436, Feb. 2013.
• T. Nomura, R. Mori, M. Ito, K. Takayanagi, T. Ochiai, K. Fukuoka, K. Otsuga, K. Nii, S. Morita, T. Hashimoto T. Kida, J. Yamada, H. Taknaka, "Testability Improvement for 12.8GB/s Wide IO DRAM Controller by Small Area Pre-bonding TSV Tests and a 1 GHz Sampled Fully Digital Noise Monitor" Custom Integrated Circuits Conference (CICC), 2013 IEEE , vol., no., pp.1,4, 22-25 Sept. 2013.

タイトルに関連する用語 (6件)： TSV ,  テスト回路 ,  DRAM ,  コントローラ ,  テスト ,  容易