文献
J-GLOBAL ID:201402294483795209   整理番号:14A0511832

Si上へのIII-Vナノワイヤの集積:高性能縦型FETから急勾配スイッチへ

Integration of III-V nanowires on Si: From high-performance vertical FET to steep-slope switch
著者 (6件):
資料名:
巻: 2013  ページ: 88-91  発行年: 2013年 
JST資料番号: C0829B  ISSN: 0163-1918  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Si上のIII-Vナノワイヤのヘテロ集積に関する最近の進歩について報告し,このIII-Vナノワイヤを用いた縦型MOSFETを実証した。III-V/Siヘテロ接合を用いた急峻サブ閾値勾配(SS)スイッチに関する最近の課題も議論する。このFETは,サラウンディングゲートとEOTが1nm未満の高誘電体膜を持ち,変調ドーピングが行われている。急峻SSスイッチは,低電力回路のためのビルディングブロックとして用いられる。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
半導体の結晶成長  ,  トランジスタ  ,  固体デバイス製造技術一般 

前のページに戻る