特許
J-GLOBAL ID:201403002511131713
半導体装置および半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (4件):
筒井 大和
, 菅田 篤志
, 筒井 章子
, 坂次 哲也
公報種別:公開公報
出願番号(国際出願番号):特願2012-233805
公開番号(公開出願番号):特開2014-086536
出願日: 2012年10月23日
公開日(公表日): 2014年05月12日
要約:
【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置1は、金属板6および金属板6とは電気的に分離された金属板7を有している。金属板6には、トランジスタ素子が形成された半導体チップ4が搭載されている。また、金属板7には、ダイオード素子が形成された半導体チップ5が搭載されている。また、半導体装置1は、半導体チップ4または半導体チップ5と電気的に接続される複数のリード3を含むリード群を有し、金属板6、7は複数のリード3が配列されるX方向に沿って並べて配置されている。ここで、金属板6における半導体チップ4の周辺領域の面積を、金属板7における半導体チップ5の周辺領域の面積よりも大きくする。【選択図】図6
請求項(抜粋):
第1電極パッドと第2電極パッドとが形成された第1表面と、前記第1表面の反対側に位置し、第3電極が形成された第1裏面、とを有し、前記第1および第2電極パッドと前記第3電極とに電気的に接続されたトランジスタ素子を含む第1半導体チップと、
第4電極パッドが形成された第2表面と、前記第2表面の反対側に位置し、第5電極が形成された第2裏面と、を有し、前記第4電極パッドと前記第5電極とに電気的に接続されたダイオード素子を含む第2半導体チップと、
前記第1半導体チップが搭載され、前記第1半導体チップの前記第3電極と電気的に接続された第1チップ搭載部を有する第1金属板と、
前記第2半導体チップが搭載され、前記第2半導体チップの前記第5電極と電気的に接続された第2チップ搭載部を有する第2金属板と、
前記第1半導体チップに電気的に接続されたリードと、前記第2半導体チップに電気的に接続されたリードと、を含むリード群と、
前記第1および第2半導体チップ、および複数の前記リードそれぞれの一部を封止する封止体と、を有し、
前記第1および第2金属板は、それぞれ電気的に分離され、且つそれぞれ第1方向に沿って隣り合って、配置され、
前記リード群は、前記第1方向とは直交する第2方向に沿って、前記第1金属板と前記第2金属板とに対向するように配置され、且つそれぞれのリードは前記第1方向に沿って配置され、
平面視において、前記第1金属板の前記第1チップ搭載部を含む部分の前記第1方向における幅は、前記第2金属板の前記第2チップ搭載部を含む部分の前記第1方向における幅より大きい半導体装置。
IPC (7件):
H01L 25/07
, H01L 25/18
, H01L 23/50
, H01L 23/48
, H02M 7/48
, H01L 29/78
, H01L 27/04
FI (7件):
H01L25/04 C
, H01L23/50 Q
, H01L23/48 G
, H02M7/48 Z
, H01L29/78 652Q
, H01L29/78 653A
, H01L29/78 657A
Fターム (23件):
5F067AA01
, 5F067AA02
, 5F067AB01
, 5F067BA01
, 5F067BB11
, 5F067BD01
, 5F067BE06
, 5F067CB02
, 5F067CB08
, 5F067CD00
, 5F067CD01
, 5F067DE01
, 5F067DF01
, 5H007AA06
, 5H007BB06
, 5H007CA01
, 5H007CB02
, 5H007CB05
, 5H007CC12
, 5H007CC23
, 5H007EA02
, 5H007HA03
, 5H007HA04
引用特許:
前のページに戻る