特許

J-GLOBAL ID：201403002972423147

抵抗ベースのランダムアクセスメモリ及びその操作方法

発明者： 于 鴻昌 ,  林 楷竣 ,  池 育徳
出願人/特許権者： 台湾積體電路製造股▲ふん▼有限公司
代理人 (2件)： 田澤 英昭 ,  濱田 初音
公報種別：公開公報
出願番号（国際出願番号）：特願2013-257897
公開番号（公開出願番号）：特開2014-149902
出願日： 2013年12月13日
公開日（公表日）： 2014年08月21日
要約：

【課題】抵抗ベースのランダムアクセスメモリ及びその操作方法を提供する。【解決手段】抵抗ベースのランダムアクセスメモリ回路は、第一データライン、第二データライン、複数のメモリセル、第一駆動ユニット、および、第二駆動ユニットを含む。メモリセルが、第一と第二データラインに平行に一つずつ配列される。各メモリセルは、第一データラインと第二データライン間に結合される。第一駆動ユニットは、第一と第二データラインの第一端に結合される。第一駆動ユニットが設定されて、第一データラインと第二データラインのひとつと第一電圧ノードを電気的に結合する。第二駆動ユニットは、第一と第二データラインの第二端と結合される。第二駆動ユニットが設定されて、第一データラインと第二データラインのもうひとつと第二電圧ノードを電気的に結合する。【選択図】図1

請求項（抜粋）：

第一端と第二端を有する第一データラインと、 第一端と第二端を有する第二データラインと、 前記第一データラインと前記第二データラインに平行な方向に沿ってひとつずつ配列され、それぞれ、前記第一データラインに結合される第一端と前記第二データラインに結合される第二端を有する複数の抵抗ベースメモリセルと、 前記第一データラインの前記第一端と前記第二データラインの前記第一端に結合され、前記第一データラインと前記第二データラインのひとつを、第一電圧ノードに電気的に結合するように設定される第一駆動ユニットと、 前記第一データラインの前記第二端と前記第二データラインの前記第二端に結合され、前記第一データラインと前記第二データラインのもうひとつを、第二電圧ノードに結合するように設定される第二駆動ユニットと、を含み、 前記第一電圧ノードが設定されて、第一電圧レベルを搭載し、前記第二電圧ノードが設定されて、前記第一電圧レベルより低い第二電圧レベルを搭載することを特徴とする抵抗ベースのランダムアクセスメモリ回路。

IPC (2件)：

G11C 11/15 ,  G11C 13/00

FI (5件)：

G11C11/15 140 ,  G11C11/15 150 ,  G11C13/00 110R ,  G11C13/00 150 ,  G11C13/00 140

引用特許：

審査官引用 (1件)

• 磁気記憶装置
  公報種別：公開公報   出願番号：特願2006-109926   出願人：株式会社東芝