特許

J-GLOBAL ID：201403003894411168

導電性接合体およびそれを用いた半導体装置

発明者： 安藤 拓司 ,  守田 俊章 ,  保田 雄亮 ,  床尾 尚也
出願人/特許権者： 株式会社日立製作所
代理人 (3件)： 井上 学 ,  戸田 裕二 ,  岩崎 重美
公報種別：公開公報
出願番号（国際出願番号）：特願2012-169072
公開番号（公開出願番号）：特開2014-029897
出願日： 2012年07月31日
公開日（公表日）： 2014年02月13日
要約：

【課題】接合層端部にかかる応力を緩和して高強度な接合を実現する接合層を形成すると共に、高放熱性を備えた半導体装置を提供する。【解決手段】半導体装置の製造方法は、半導体チップ2と、表面に電極板3を有する絶縁基板11を有し、前記半導体チップと前記電極板とを酸化銀または酸化銅の金属粒子を焼結して接合する半導体装置の製造方法で、前記酸化銀または酸化銅の還元反応開始温度までの昇温速度の方が、前記酸化銀または酸化銅の還元反応開始温度以上での昇温速度よりも遅いことを特徴とする。【選択図】図2

請求項（抜粋）：

半導体チップと、表面に電極板を有する絶縁基板を有し、前記半導体チップと前記電極板とを酸化銀または酸化銅の金属粒子を焼結して接合する半導体装置の製造方法において、 前記酸化銀または酸化銅の還元反応開始温度までの昇温速度の方が、前記酸化銀または酸化銅の還元反応開始温度以上での昇温速度よりも遅いことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/52 ,  H05K 3/34

FI (3件)：

H01L21/52 D ,  H05K3/34 507M ,  H05K3/34 505B

Fターム (18件)：

5E319AA03 ,  5E319AC04 ,  5E319BB05 ,  5E319BB08 ,  5E319BB09 ,  5E319BB10 ,  5E319CC12 ,  5E319CD26 ,  5E319GG07 ,  5E319GG11 ,  5F047AA17 ,  5F047BA14 ,  5F047BA15 ,  5F047BB04 ,  5F047BB16 ,  5F047FA22 ,  5F047FA62 ,  5F047FA63

引用特許：

審査官引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2011-036273   出願人：富士通株式会社