特許
J-GLOBAL ID:201403004774849581

積層チップ電子部品、その実装基板及び包装体

発明者:
出願人/特許権者:
代理人 (1件): 加藤 公延
公報種別:公開公報
出願番号(国際出願番号):特願2012-274325
公開番号(公開出願番号):特開2014-072515
出願日: 2012年12月17日
公開日(公表日): 2014年04月21日
要約:
【課題】積層チップ電子部品、その実装基板及び包装体に関する。【解決手段】本発明の電子部品は、内部電極及び誘電体層を含むセラミック本体と、セラミック本体長さ方向両端部を覆うように形成される外部電極と、誘電体層を挟んで内部電極が対向配置される活性層と、活性層厚さ方向の上部または下部に形成され、厚さ方向下部が厚さ方向上部より大きい上部及び下部カバー層と、を含み、セラミック本体全体厚さの1/2をA、下部カバー層厚さをB、活性層全体厚さの1/2をC、上部カバー層厚さをDとしたとき、上部カバー層厚さDはD≧4μmの範囲を満たし、活性層中心部がセラミック本体中心部から外れる比率(B+C)/Aは1.063≦(B+C)/A≦1.745の範囲を満たし、下部カバー層は上部カバー層と区別される色を有する識別層を含み、識別層厚さは30μm以上下部カバー層の厚さ以下である。【選択図】図3
請求項(抜粋):
内部電極及び誘電体層を含むセラミック本体と、 前記セラミック本体の長さ方向の両端部を覆うように形成される外部電極と、 前記誘電体層を挟んで前記内部電極が対向して配置され、容量が形成される活性層と、 前記活性層の厚さ方向の上部または下部に形成され、厚さ方向の下部が厚さ方向の上部より大きい厚さを有する上部及び下部カバー層と、を含み、 前記セラミック本体の全体厚さの1/2をA、前記下部カバー層の厚さをB、前記活性層の全体厚さの1/2をC、前記上部カバー層の厚さをDと規定したときに、前記上部カバー層の厚さDはD≧4μmの範囲を満たし、前記活性層の中心部が前記セラミック本体の中心部から外れる比率(B+C)/Aは1.063≦(B+C)/A≦1.745の範囲を満たし、 前記下部カバー層は前記上部カバー層と区別される色を有する識別層を含み、前記識別層の厚さは30μm以上前記下部カバー層の厚さ以下である、積層チップ電子部品。
IPC (6件):
H01G 4/12 ,  H01G 4/30 ,  H01G 13/00 ,  H01G 2/24 ,  H01G 2/06 ,  H05K 1/18
FI (7件):
H01G4/12 346 ,  H01G4/30 301F ,  H01G13/00 331A ,  H01G13/00 351Z ,  H01G1/04 ,  H01G1/035 C ,  H05K1/18 K
Fターム (8件):
5E001AB03 ,  5E001AD02 ,  5E082AB03 ,  5E336AA04 ,  5E336CC42 ,  5E336CC53 ,  5E336EE01 ,  5E336GG30
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る