半導体装置の製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (4件)：筒井大和 , 菅田篤志 , 筒井章子 , 坂次哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2013-061088
公開番号（公開出願番号）：特開2014-187185
出願日： 2013年03月22日
公開日（公表日）： 2014年10月02日
要約：

【課題】半導体装置の組み立て性の向上を図る。【解決手段】ロジックチップ1上にメモリチップを搭載する際に、ロジックチップ1の裏面に形成された認識マーク1hを含む認識範囲Cを撮像して認識範囲Cの模様を認識し、この認識の結果に基づいてロジックチップ1の複数のバンプ1eと上記メモリチップの複数の突起電極との位置合わせを行って、ロジックチップ1上に上記メモリチップを搭載する。その際、認識範囲Cの模様は、複数のバンプ1eの配列模様のいずれの部分とも異なっており、その結果、認識範囲Cの模様における認識マーク1hを確実に認識することができ、ロジックチップ1の複数のバンプ1eと上記メモリチップの複数の突起電極との位置合わせを高精度に行う。【選択図】図22

請求項（抜粋）：

(a)第1主面と、前記第1主面とは反対側の第2主面と、を有する第1半導体チップと、第1主面と、前記第1主面とは反対側の第2主面と、を有する第2半導体チップと、を準備する工程と、 (b)前記第1半導体チップの前記第2主面と前記第2半導体チップの前記第1主面とが対向するように前記第1半導体チップ上に前記第2半導体チップを搭載する工程と、を有し、前記第1半導体チップの前記第2主面上には、マトリックス状に配置された複数の電極パッドと認識マークが配置され、前記第2半導体チップの前記第1主面上には、前記第1半導体チップの前記複数の電極パッドに対応した複数の突起電極が配置され、前記(b)工程は、 (b1)前記第1半導体チップの前記第2主面上の前記認識マークを含む認識範囲を撮像して前記認識範囲の模様を認識する工程と、 (b2)前記認識範囲の模様を認識した結果に基づいて前記第1半導体チップの前記複数の電極パッドと前記第2半導体チップの前記複数の突起電極との位置合わせを行う工程と、 (b3)前記第1半導体チップ上に前記第2半導体チップを搭載し、前記第1半導体チップの前記複数の電極パッドと前記第2半導体チップの前記複数の突起電極とを電気的に接続する工程と、を有し、前記認識範囲の模様は、前記複数の電極パッドの配列模様のいずれの部分とも異なる半導体装置の製造方法。

IPC (3件)：

H01L 25/065 , H01L 25/07 , H01L 25/18

FI (1件)：

H01L25/08 Z

引用特許：

審査官引用 (4件)

マルチチップ半導体装置用チップ及びその製造方法
公報種別：公開公報出願番号：特願2004-020444 出願人：NECエレクトロニクス株式会社
配線基板およびその製造方法
公報種別：公開公報出願番号：特願2010-264448 出願人：京セラSLCテクノロジー株式会社
ボンディング装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願2005-376314 出願人：株式会社東芝

全件表示

前のページに戻る