特許
J-GLOBAL ID：201403017071870435
積層LSIチップ
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (3件)：
稲葉 良幸
, 大貫 敏史
, 小澁 高弘
公報種別：公開公報
出願番号（国際出願番号）：特願2012-272774
公開番号（公開出願番号）：特開2014-120530
出願日： 2012年12月13日
公開日（公表日）： 2014年06月30日
要約：
【課題】通信ドライバ回路間に生じる寄生インピーダンスを低減でき、なおかつ当該寄生インピーダンスをより簡単に把握できる積層LSIチップを提供する。【解決手段】積層LSIチップ11の各LSIチップ10は、貫通電極20を通じてLSIチップ10間の通信を行うための双方向の通信ドライバ回路51を貫通電極20毎に有している。通信ドライバ回路51は、チップ中央領域P内であって、対応する貫通電極20の近傍に配置されている。【選択図】図2
請求項（抜粋）：
チップ中央領域に複数の貫通電極を有し、複数のLSIチップが積層されて構成された積層LSIチップであって、
各LSIチップは、貫通電極を通じてLSIチップ間の通信を行うための双方向の通信ドライバ回路を貫通電極毎に有し、
前記通信ドライバ回路は、前記チップ中央領域内であって、対応する貫通電極の近傍に配置されている、積層LSIチップ。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
