特許
J-GLOBAL ID：201403020008239700

半導体装置用回路基板

発明者：
長瀬 敏之

長瀬 敏之 について


出願人/特許権者：
三菱マテリアル株式会社

三菱マテリアル株式会社 について


代理人 (1件)： 青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2013-039345
公開番号（公開出願番号）：特開2014-167983
出願日： 2013年02月28日
公開日（公表日）： 2014年09月11日
要約：
【課題】半導体素子をはんだ付けする回路基板において、レジスト膜を形成することなく、はんだ接合予定部間のはんだ流れや素子の位置ずれの発生を防止することができる半導体装置用回路基板を提供する。【解決手段】半導体素子11がはんだ付けされる半導体装置用回路基板1であって、回路層3の表面にNiめっき層4が形成されるとともに、Niめっき層4に、半導体素子11がはんだ付けされるはんだ接合予定部5と、レーザ照射による変質部6とが、面方向に隣接した状態で配置されている。【選択図】 図1
請求項（抜粋）：
半導体素子がはんだ付けされる半導体装置用回路基板であって、回路層の表面にNiめっき層が形成されるとともに、該Niめっき層に、前記半導体素子がはんだ付けされるはんだ接合予定部と、レーザ照射による変質部とが、面方向に隣接した状態で配置されていることを特徴とする半導体装置用回路基板。
IPC (6件)：
H01L 23/12 ,  B23K 26/352 ,  B23K 26/00 ,  B23K 1/00 ,  B23K 1/20 ,  H05K 3/34
FI (7件)：
H01L23/12 F ,  B23K26/00 E ,  B23K26/00 H ,  B23K1/00 330E ,  B23K1/20 A ,  B23K1/20 C ,  H05K3/34 501
Fターム (17件)：
4E068AH00 ,  4E068CA02 ,  4E068CA11 ,  4E068DA11 ,  4E068DB02 ,  5E319AA03 ,  5E319AA07 ,  5E319AA08 ,  5E319AB05 ,  5E319AC04 ,  5E319AC17 ,  5E319CC33 ,  5E319CD06 ,  5E319CD60 ,  5E319GG01 ,  5E319GG05 ,  5E319GG09
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM