特許

J-GLOBAL ID：201403030109868240

半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

発明者： ▲ひろせ▼ 義朗 ,  寿崎 健一
出願人/特許権者： 株式会社日立国際電気
代理人 (4件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁 ,  福岡 昌浩
公報種別：公開公報
出願番号（国際出願番号）：特願2012-281539
公開番号（公開出願番号）：特開2014-127524
出願日： 2012年12月25日
公開日（公表日）： 2014年07月07日
要約：

【課題】 シリコン膜のような所定元素を含む膜を形成する際に、膜を構成するグレインの粒径の制御性を向上させる。【解決手段】 基板に対して所定元素、アルキル基およびハロゲン基を含む第1の原料ガスを供給する工程と、基板に対して所定元素およびアミノ基を含む第2の原料ガスを供給する工程と、を交互に所定回数行うことにより、もしくは、第1の原料ガスを供給する工程を単独で所定回数行うことにより、基板上に、所定元素および炭素を含むシード層を形成する工程と、基板に対して所定元素を含むアルキル基非含有の第3の原料ガスを供給することにより、シード層の上に所定元素を含む膜を形成する工程と、を有する。【選択図】 図4

請求項（抜粋）：

基板に対して所定元素、アルキル基およびハロゲン基を含む第1の原料ガスを供給する工程と、前記基板に対して前記所定元素およびアミノ基を含む第2の原料ガスを供給する工程と、を交互に所定回数行うことにより、もしくは、前記第1の原料ガスを供給する工程を単独で所定回数行うことにより、前記基板上に、前記所定元素および炭素を含むシード層を形成する工程と、 前記基板に対して前記所定元素を含むアルキル基非含有の第3の原料ガスを供給することにより、前記シード層の上に前記所定元素を含む膜を形成する工程と、 を有する半導体装置の製造方法。

IPC (2件)：

H01L 21/205 ,  C23C 16/02

FI (2件)：

H01L21/205 ,  C23C16/02

Fターム (35件)：

4K030AA06 ,  4K030BA29 ,  4K030CA04 ,  4K030CA12 ,  4K030FA10 ,  4K030HA01 ,  4K030KA30 ,  5F045AA06 ,  5F045AB02 ,  5F045AB03 ,  5F045AC01 ,  5F045AC07 ,  5F045AC15 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045AE25 ,  5F045BB12 ,  5F045DA61 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE17 ,  5F045EE19 ,  5F045EF03 ,  5F045EF09 ,  5F045EK06 ,  5F045GB15

引用特許：

審査官引用 (2件)

• 広告板
  公報種別：公開公報   出願番号：特願平11-010653   出願人：有限会社ターナ・プロダクト, 株式会社スパック
• 半導体装置
  公報種別：公開公報   出願番号：特願2011-051065   出願人：株式会社半導体エネルギー研究所