特許
J-GLOBAL ID：201403033299094155

スイッチング電源回路

発明者：
加藤 久嗣

加藤 久嗣 について

, 
仲石 雅樹

仲石 雅樹 について


出願人/特許権者：
田淵電機株式会社

田淵電機株式会社 について


代理人 (6件)： 杉本 修司 ,  野田 雅士 ,  堤 健郎 ,  林田 久美子 ,  金子 大輔 ,  大友 昭男
公報種別：公開公報
出願番号（国際出願番号）：特願2013-040303
公開番号（公開出願番号）：特開2014-171276
出願日： 2013年03月01日
公開日（公表日）： 2014年09月18日
要約：
【課題】簡単な構成で、電力変換効率の向上およびノイズによる誤動作防止を図ることができるスイッチング電源回路を提供する。【解決手段】ドライブ回路5は、FETスイッチング素子3のゲート電圧に負電圧を印加させてFETスイッチング素子3をオフさせるように、方形波の電圧を負側にずらして負電圧を含ませるよう動作する負電圧生成回路6と、負電圧生成回路6とFETスイッチング素子3のゲートGの間に配置されて、FETスイッチング素子3の寄生ダイオードDpの影響を受けないように負電圧生成回路6を動作させ、負電圧を含む方形波の電圧をFETスイッチング素子3のゲート電圧に印加させる保護回路7とを備えている。【選択図】図1
請求項（抜粋）：
直流電源の直流電力を、ドライブ回路の駆動によって、方形波の電圧でFETスイッチング素子をオンオフ制御することにより、所定電圧の直流電力を出力するスイッチング電源回路であって、 前記ドライブ回路は、 FETスイッチング素子のゲート電圧に負電圧を印加させてFETスイッチング素子をオフさせるように、前記方形波の電圧を負側にずらして負電圧を含ませるよう動作する負電圧生成回路と、 前記負電圧生成回路とFETスイッチング素子のゲートの間に配置されて、FETスイッチング素子の寄生ダイオードの影響を受けないように前記負電圧生成回路を動作させ、前記負電圧を含む方形波の電圧をFETスイッチング素子のゲート電圧に印加させる保護回路とを備えた、スイッチング電源回路。
IPC (2件)：
H02M 3/28 ,  H02M 1/08
FI (3件)：
H02M3/28 H ,  H02M3/28 C ,  H02M1/08 A
Fターム (22件)：
5H730AA14 ,  5H730AA20 ,  5H730BB26 ,  5H730BB66 ,  5H730BB80 ,  5H730DD04 ,  5H730DD28 ,  5H730DD41 ,  5H730EE02 ,  5H730EE10 ,  5H730XX04 ,  5H730XX26 ,  5H740AA04 ,  5H740BA12 ,  5H740BB07 ,  5H740BC01 ,  5H740BC02 ,  5H740HH07 ,  5H740JA01 ,  5H740JB01 ,  5H740KK01 ,  5H740NN11
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM