特許
J-GLOBAL ID：201403036822775845
オフセットキャンセル回路
発明者：
出願人/特許権者：
代理人 (3件)：
森 哲也
, 小西 恵
, 田中 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2012-246091
公開番号（公開出願番号）：特開2014-096653
出願日： 2012年11月08日
公開日（公表日）： 2014年05月22日
要約：
【課題】配置面積を大きく増やすことなく、シンプルな回路設計でオフセットキャンセルを行うことのできる、オフセットキャンセル回路を提供する。【解決手段】スイッチ群により、4端子型センサの4つの端子の接続先を切り替え、第1〜第4の状態における4端子型センサから出力電圧を取り出すチョッパ回路と、チョッパ回路から出力される第1および第2の出力電圧が入力され、第3および第4の出力電圧を出力するゲインアンプと、第3の出力電圧が一端に供給される第1のキャパシタと、第4の出力電圧が一端に供給される第2のキャパシタと、第1および第2のキャパシタの他端に接続されるアンプと、第1のキャパシタおよびアンプ間に一端が接続され、ゲインアンプおよび第2のキャパシタ間に他端が接続される第1のスイッチと、アンプの出力端と第2のキャパシタとの間に介挿される第2のスイッチと、を備える。【選択図】 図1
請求項（抜粋）：
4端子型センサに流れる電流の方向が90度ずつ切り替わるように前記4端子型センサの4つの端子の接続先を切り替え、第1から第4までの4つの状態に順次切り替えるスイッチ群を有し、前記4つの端子のうちの、前記4つの状態においてそれぞれ出力端子として動作する2つの端子から第1の出力電圧および第2の出力電圧を取り出すチョッパ回路と、
前記第1および第2の出力電圧が入力され、これら第1および第2の出力電圧の差を増幅してなる第3の出力電圧および第4の出力電圧を出力するゲインアンプと、
前記第3の出力電圧が一端に供給される第1のキャパシタと、
前記第4の出力電圧が一端に供給される第2のキャパシタと、
前記第1および第2のキャパシタの他端に接続されるアンプと、
前記第1のキャパシタおよび前記アンプ間に一端が接続され、前記ゲインアンプおよび前記第2のキャパシタ間に他端が接続される第1のスイッチと、
前記アンプの出力端と前記第2のキャパシタの他端との間に介挿される第2のスイッチと、
を備え、
前記第1のスイッチは、第1および第3の状態でオン、第2および第4の状態でオフとなり、前記第2のスイッチは、第2の状態でオン、第1、第3および第4の状態でオフとなることを特徴とするオフセットキャンセル回路。
IPC (2件)：
FI (2件)：
Fターム (20件)：
2G017AA04
, 2G017AB09
, 2G017AD53
, 2G017BA05
, 2G017CB01
, 2G017CB20
, 5J500AA01
, 5J500AA12
, 5J500AC13
, 5J500AC92
, 5J500AF15
, 5J500AF18
, 5J500AH29
, 5J500AH39
, 5J500AH42
, 5J500AK02
, 5J500AK12
, 5J500AM13
, 5J500AS15
, 5J500AT01
