特許
J-GLOBAL ID：201403037085987484
半導体装置とその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2012-172696
公開番号（公開出願番号）：特開2014-033072
出願日： 2012年08月03日
公開日（公表日）： 2014年02月20日
要約：
【課題】半導体装置とその製造方法において、MOSトランジスタの性能を向上させる。【解決手段】半導体基板1の第1の領域Inに第1の不純物をイオン注入する工程と、半導体基板1上に半導体層28を形成する工程と、半導体層28と半導体基板1に形成した溝の中に素子分離絶縁膜34を形成する工程と、半導体層28の第2の領域IInに第2の不純物をイオン注入する工程と、第1の領域Inに第1のゲート絶縁膜40と第1のゲート電極42aを形成する工程と、第2の領域IInに第2のゲート絶縁膜36と第2のゲート電極42bを形成する工程と、第1のゲート電極42aの両脇に第1のソース領域62と第1のドレイン領域64とを形成する工程と、第2のゲート電極42bの両脇に第2のソース領域70と第2のドレイン領域72とを形成する工程とを有する半導体装置の製造方法による。【選択図】図17
請求項（抜粋）：
第1の領域及び第2の領域を有する半導体基板の前記第1の領域に第1の不純物をイオン注入する工程と、
前記半導体基板の上面に半導体層を形成する工程と、
前記半導体層と前記半導体基板に溝を形成する工程と、
前記溝の中に素子分離絶縁膜を形成する工程と、
前記第2の領域の前記半導体層に第2の不純物をイオン注入する工程と、
前記第1の領域における前記半導体層の上に第1のゲート絶縁膜を形成する工程と、
前記第2の領域における前記半導体層の上に第2のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜の上に第1のゲート電極を形成する工程と、
前記第2のゲート絶縁膜の上に第2のゲート電極を形成する工程と、
前記第1のゲート電極の両脇の前記半導体層に、前記第1の不純物とは導電型が反対の第1のソース領域と第1のドレイン領域とを形成する工程と、
前記第2のゲート電極の両脇の前記半導体層に、前記第2の不純物とは導電型が反対の第2のソース領域と第2のドレイン領域とを形成する工程と、
を有する半導体装置の製造方法。
IPC (3件)：
H01L 21/823
, H01L 27/092
, H01L 27/088
H01L27/08 321C
, H01L27/08 321D
, H01L27/08 102B
, H01L27/08 102C
5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BB03
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BB14
, 5F048BB16
, 5F048BB18
, 5F048BC06
, 5F048BD04
, 5F048BD09
, 5F048BD10
, 5F048BE03
, 5F048BE04
, 5F048BF06
, 5F048BF07
, 5F048BF11
, 5F048BF16
, 5F048BF17
, 5F048BG13
, 5F048DA25
