特許
J-GLOBAL ID:200903091616846800
半導体装置および半導体装置の制御方法
発明者:
,
出願人/特許権者:
代理人 (2件):
吉竹 英俊
, 有田 貴弘
公報種別:公開公報
出願番号(国際出願番号):特願2007-307760
公開番号(公開出願番号):特開2009-135140
出願日: 2007年11月28日
公開日(公表日): 2009年06月18日
要約:
【課題】薄膜BOX-SOI構造であり、ロジック回路の高速動作とメモリ回路の安定動作とを両立できる半導体装置を提供する。【解決手段】 本発明に係る半導体装置は、半導体支持基板1、厚さ10nm以下の絶縁膜4、半導体層4を有している。半導体層4の上面内には、第一のゲート電極20を有し、ロジック回路を構成する第一の電界効果型トランジスタが形成されている。また、半導体層4の上面内には、第二のゲート電極を有し、メモリ回路を構成する第二の電界効果型トランジスタが形成されている。半導体支持基板1には、導電型の異なるウェル領域6,6T,7等が、少なくとも3以上形成されている。そして、当該ウェル領域により、第一のゲート電極の下方の半導体支持基板1の領域と、第二のゲート電極の下方の半導体支持基板1の領域とが、電気的に分離される。【選択図】 図5
請求項(抜粋):
半導体支持基板と、
前記半導体支持基板上に形成される、厚さ10nm以下の絶縁膜と、
前記絶縁膜上に形成される半導体層と、
前記半導体層の上面内に形成され、第一のゲート電極を有し、第一の電界効果型トランジスタと、
前記半導体層の上面内に形成され、前記半導体層の表面内に形成された素子分離膜により前記第一の電界効果型トランジスタと電気的に絶縁されており、第二のゲート電極を有し、第二の電界効果型トランジスタとを、備えており、
少なくとも前記第一のゲート電極下方において、前記半導体支持基板には、
第1導電型の前記半導体支持基板に第2導電型の第1ウェルが形成され、前記第1ウェル内に第1導電型の第2ウェルが形成されている、
IPC (10件):
H01L 21/823
, H01L 27/088
, H01L 27/08
, H01L 27/092
, H01L 21/02
, H01L 27/12
, H01L 21/76
, H01L 21/762
, H01L 27/10
, H01L 29/786
FI (10件):
H01L27/08 102A
, H01L27/08 331E
, H01L27/08 321A
, H01L27/08 321B
, H01L27/08 331D
, H01L27/12 B
, H01L21/76 L
, H01L21/76 D
, H01L27/10 461
, H01L29/78 613Z
Fターム (82件):
5F032AA03
, 5F032AA06
, 5F032AA35
, 5F032AA44
, 5F032AA84
, 5F032BA01
, 5F032BA05
, 5F032CA03
, 5F032CA17
, 5F032CA24
, 5F048AA04
, 5F048AA05
, 5F048AB01
, 5F048AB03
, 5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BA09
, 5F048BA10
, 5F048BA16
, 5F048BA20
, 5F048BB01
, 5F048BB05
, 5F048BB14
, 5F048BC01
, 5F048BC07
, 5F048BC18
, 5F048BD04
, 5F048BE02
, 5F048BE03
, 5F048BE05
, 5F048BE09
, 5F048BF06
, 5F048BF16
, 5F048BF18
, 5F048BG06
, 5F048BG13
, 5F048DA25
, 5F048DA27
, 5F048DA30
, 5F083HA02
, 5F083HA03
, 5F083HA07
, 5F083JA35
, 5F083PR33
, 5F083PR36
, 5F083PR40
, 5F083PR43
, 5F083PR44
, 5F083PR45
, 5F083PR53
, 5F083PR54
, 5F083ZA12
, 5F110AA01
, 5F110BB04
, 5F110BB07
, 5F110DD05
, 5F110DD13
, 5F110DD22
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE30
, 5F110EE32
, 5F110FF02
, 5F110FF04
, 5F110FF09
, 5F110FF23
, 5F110FF26
, 5F110FF35
, 5F110GG52
, 5F110HJ01
, 5F110HJ13
, 5F110HK05
, 5F110HK33
, 5F110HK40
, 5F110HM15
, 5F110NN02
, 5F110NN62
, 5F110QQ11
, 5F110QQ17
, 5F110QQ19
引用特許:
出願人引用 (6件)
-
半導体装置とその製造方法
公報種別:公開公報
出願番号:特願2004-055811
出願人:株式会社ルネサステクノロジ
-
半導体記憶装置
公報種別:公開公報
出願番号:特願2006-064338
出願人:株式会社東芝
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2004-229536
出願人:株式会社東芝
全件表示
審査官引用 (8件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願2006-064338
出願人:株式会社東芝
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2004-229536
出願人:株式会社東芝
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2005-379187
出願人:株式会社東芝
-
半導体集積回路装置およびその製造方法
公報種別:公開公報
出願番号:特願平9-040793
出願人:株式会社日立製作所
-
特開平4-352467
-
特開平4-352467
-
特開平4-352467
-
特開平4-352467
全件表示
前のページに戻る