特許
J-GLOBAL ID：201403041649117130
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2012-267653
公開番号（公開出願番号）：特開2014-116371
出願日： 2012年12月06日
公開日（公表日）： 2014年06月26日
要約：
【課題】同一の基板に複数の半導体チップを実装した半導体装置を実現するためには、面積のより広い基板が必要となる。基板の厚さの増大を抑えつつ面積を増大させると、半導体装置としての反りや歪みが発生しやすくなる。半導体装置に反りや歪みが発生すると、配線基板上への実装が困難になったり、不可能になったりする。【解決手段】2つの半導体チップを基板の同一対角線上に実装し、そのうち一方の半導体チップを基板の2本の対角線の交点上に実装することで、半導体装置の反りを抑制することが出来る。【選択図】図1B
請求項（抜粋）：
主面と、その反対側の裏面と、前記主面上の第1辺と、前記第1辺とは反対側の第2辺と、前記第1辺および前記第2辺と交差する第3辺と、前記第3辺とは反対側の第4辺と、前記第1辺と前記第3辺が交差する第1角部と、前記第2辺と前記第4辺が交差する第2角部と、前記第1辺と前記第4辺が交差する第3角部と、前記第3辺と前記第2辺が交差する第4角部とを有する矩形形状の基板と、
前記第1角部と前記第2角部とを結ぶ、前記主面上の、仮想の第1対角線上に配置された第1半導体チップと、
前記主面上の前記第1対角線上に配置された第2半導体チップと
を具備し、
前記第1半導体チップは、前記第3角部と前記第4角部とを結ぶ、前記主面上の、仮想の第2対角線と前記第1対角線との交点上に配置されている半導体装置。
IPC (2件)：
FI (1件)：
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
