特許

J-GLOBAL ID：201403046081644344

多層配線基板

発明者： 井口 大介
出願人/特許権者： 富士ゼロックス株式会社
代理人 (2件)： 平田 忠雄 ,  遠藤 和光
公報種別：公開公報
出願番号（国際出願番号）：特願2012-256796
公開番号（公開出願番号）：特開2014-107299
出願日： 2012年11月22日
公開日（公表日）： 2014年06月09日
要約：

【課題】本構成を採用しないものに比べて、実装される素子の消費電力量を低減する多層配線基板を提供すること。【解決手段】信号を出力する第1の素子4と、その信号を入力する第2の素子5とが実装され、第1及び第2の素子4,5に共通に設けられ、第2の素子5が入力した信号のリターン電流Ir1の帰路となる第1のグランド層23と、第1のグランド層23に誘電体層210を介して隣接して設けられ、第1の素子4に第1の電源電極203を介して電源を供給する第1の電源層21と、第2の素子5に電源を供給し、第1の電源層21から独立して設けられた第2の電源層22とを備え、第1の電源層21は、第1のグランド層23と第1の電源層21との間を変位電流として、第1のグランド層23に流れるリターン電流Ir1を変位電流Id1として第1の素子4に第1の電源電極203を介して帰還させる。【選択図】図1

請求項（抜粋）：

実装面に設けられ、信号を出力する第1の素子が接続される信号電極、第1の電源電極及びグランド電極と、 前記実装面に設けられ、前記第1の素子から前記信号電極を介して出力された前記信号を入力する第2の素子が接続される電極と、 前記第1及び第2の素子に共通に設けられ、前記第2の素子が入力した前記信号のリターン電流の帰路となるグランド層と、 前記グランド層と誘電体層を介して隣接して設けられ、前記第1の素子に前記第1の電源電極を介して電源を供給する第1の電源層と、 前記第1の電源層から独立して設けられ、前記第2の素子に電源を供給する第2の電源層とを有し、 前記第1の電源層は、前記グランド層と前記第1の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第1の電源電極を介して前記第1の素子に帰還させる多層配線基板。

IPC (2件)：

H05K 3/46 ,  H05K 1/02

FI (3件)：

H05K3/46 Z ,  H05K3/46 Q ,  H05K1/02 N

Fターム (17件)：

5E338AA03 ,  5E338AA16 ,  5E338CC01 ,  5E338CC04 ,  5E338CC06 ,  5E338CD01 ,  5E338CD11 ,  5E338EE11 ,  5E338EE13 ,  5E346AA12 ,  5E346AA15 ,  5E346AA43 ,  5E346BB06 ,  5E346BB07 ,  5E346FF45 ,  5E346HH01 ,  5E346HH40

引用特許：

出願人引用 (1件)

• プリント配線板
  公報種別：公開公報   出願番号：特願2000-139970   出願人：松下電器産業株式会社

審査官引用 (1件)

• プリント配線板
  公報種別：公開公報   出願番号：特願2000-139970   出願人：松下電器産業株式会社