特許
J-GLOBAL ID:200903050177586318
プリント配線板
発明者:
出願人/特許権者:
代理人 (1件):
岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-139970
公開番号(公開出願番号):特開2001-326462
出願日: 2000年05月12日
公開日(公表日): 2001年11月22日
要約:
【要約】【課題】 4層プリント配線基板を用いて、VIA直径の小さい隣り合う層間を接続する部分VIAホールを用いて第1層に配置されたチップサイズパッケージLSIとQFP-LSIを接続する際の層構成は第1、2層を信号層、第3層をGNDまたは電源層、第4層を電源またはGND層としなければならないが、第4層が電源またはGND層である為、第4層にQFP等の配線が多数存在する部品の配置は困難であった。【解決手段】 層構成を第1層に配置されたチップサイズパッケージLSIとQFP-LSIを結線する領域の層構成を第1,2層を信号層、第3層をGND層、第4層を電源層に、それ以外の領域を第1,4層を信号層、第3層をGND層、第2層を電源層とし、貫通VIAホールを用いて両領域の電源層間を接続する構成とする事で、GND層はベタにする事ができ、第4層にQFP等の配線が多数存在する部品の配置、配線を容易にする。
請求項(抜粋):
4層プリント配線基板の第1層にパッケージの裏面に複数の端子を備えた第1のLSIと,パッケージの周辺に複数の端子を備えた第2のLSIとを配置し、前記第1のLSIと前記第2のLSI間の配線を行う領域については第1層と第2層を信号配線層に,第3層をGND層に,第4層を電源層とする層構成領域と、前記第1のLSIと前記第2のLSI間ではない領域については第1層と第4層を信号配線層に,第3層をGND層に,第2層を電源層とする層構成領域とに分割し、前記第1のLSIと前記第2のLSI間の配線を行う領域の第4層の電源層と、前記第1のLSIと前記第2のLSI間ではない領域の第2層の電源層とを接続する貫通VIAホールを前記第2のLSIの占める領域内に配置し、前記第1のLSIと前記第2のLSI間の配線を行う領域と、前記第1のLSIと前記第2のLSI間ではない領域のGND層を同一層に配置することでGND層に分断がないことを特徴とする4層プリント配線基板。
FI (2件):
H05K 3/46 N
, H05K 3/46 Z
Fターム (15件):
5E346AA12
, 5E346AA15
, 5E346AA35
, 5E346AA43
, 5E346AA53
, 5E346BB02
, 5E346BB03
, 5E346BB04
, 5E346BB06
, 5E346BB07
, 5E346BB11
, 5E346FF45
, 5E346HH22
, 5E346HH25
, 5E346HH31
引用特許: