特許
J-GLOBAL ID:201403048778563310
メモリセルプログラミング装置およびメモリセルプログラミング方法
発明者:
,
,
出願人/特許権者:
代理人 (2件):
野村 泰久
, 大菅 義之
公報種別:公表公報
出願番号(国際出願番号):特願2014-518988
公開番号(公開出願番号):特表2014-518430
出願日: 2012年06月28日
公開日(公表日): 2014年07月28日
要約:
電荷蓄積構造間の結合を減らすように、SLCとMLCの両方の場合を含むメモリセルをプログラミングするためのデバイスと方法を示し、説明する。メモリセルをプログラミングすることは、第1のページデータを第2のページデータと比較することと、第2のページデータをプログラミングしたことによる結合影響を受ける可能性の少ない、第1のページデータに対応するセルをさらにプログラミングすることとを含む。【選択図】図1
請求項(抜粋):
メモリセルをプログラミングする方法であって、
第1のベリファイレベルを用いて第1のページデータをプログラミングすることと、
前記第1のページデータをプログラミングされる第2のページデータと比較することと、
さらにプログラミングされる前記第1のページデータのサブセットを決定することと、
第2のベリファイレベルを用いて前記サブセットをプログラミングすることと、
を含む、方法。
IPC (2件):
FI (4件):
G11C17/00 611A
, G11C17/00 622E
, G11C17/00 641
, G11C17/00 611F
Fターム (10件):
5B125BA02
, 5B125BA19
, 5B125CA14
, 5B125CA19
, 5B125DB02
, 5B125DB09
, 5B125DB19
, 5B125EA05
, 5B125FA01
, 5B125FA05
引用特許:
前のページに戻る