特許
J-GLOBAL ID：201403049339700448

レジスタレスアーキテクチャによるキャッシュレスマルチプロセッサ

発明者：
田沼 英樹

田沼 英樹 について


出願人/特許権者：
株式会社エルアミーナ

株式会社エルアミーナ について


代理人 (5件)： 江崎 光史 ,  鍛冶澤 實 ,  今村 良太 ,  篠原 淳司 ,  清田 栄章
公報種別：公開公報
出願番号（国際出願番号）：特願2012-153499
公開番号（公開出願番号）：特開2014-016773
出願日： 2012年07月09日
公開日（公表日）： 2014年01月30日
要約：
【課題】キャッシュメモリを用いずに共有メモリに同時アクセス可能なマルチプロセッサシステムを構成し、高性能かつ低コストのマルチプロセッサシステムを提供する。【解決手段】共有メモリを複数バンクに分割し、各メモリバンクに個別のプロセッサ要素を接続する。プロセッサ要素は接続されたメモリバンクから命令コードとオペランドを受け取り、演算を実行した後、演算結果を隣接するプロセッサ要素に送付し、次の命令実行時のアキュムレータの値とする。プロセッサ要素は、レジスタファイルがないためプロセッサ要素間で必要となるデータ転送はアキュムレータとプログラムカウンタおよび少数の制御信号のみである。複数のプロセッサが通常の演算命令を順次実行する限りにおいて命令コードおよびオペランドの同時読み出しアクセスが衝突することはなく、調停が必要となるのは共有メモリのランダムアクセス時およびジャンプ命令実行時のみである。【選択図】図1
請求項（抜粋）：
複数のプロセッサバンクを有するマルチプロセッサシステムにおいて、各プロセッサバンクは、対応するメモリバンクをそれぞれ有し、各プロセッサバンクは、前記対応するメモリバンクからのメモリ出力信号線を介して、命令コード及び1語長のオペランドが即値として読みこまれ、更なるレジスタを介することなく第1の処理を実行することを特徴とするマルチプロセッサシステム。
IPC (3件)：
G06F 15/173 ,  G06F 9/30 ,  G06F 9/34
FI (3件)：
G06F15/173 640L ,  G06F9/30 370 ,  G06F9/34 350B
Fターム (7件)：
5B033DB12 ,  5B033DD09 ,  5B045BB13 ,  5B045BB28 ,  5B045BB32 ,  5B045DD01 ,  5B045EE03
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)
引用文献：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM