特許
J-GLOBAL ID：201403049710598546
メモリ装置,メモリコントローラ及びメモリシステム
発明者：
,
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
土井 健二
, 林 恒徳
公報種別：特許公報
出願番号（国際出願番号）：特願2012-165420
公開番号（公開出願番号）：特開2012-198946
特許番号：特許第5459363号
出願日： 2012年07月26日
公開日（公表日）： 2012年10月18日
請求項（抜粋）：
【請求項1】 半導体メモリコントローラ装置と表示画像データを記憶する半導体メモリ装置とを有する画像処理システムにおいて、
前記半導体メモリ装置は、複数のバンクを有し、各バンク内に複数のワード線を有し、前記複数バンクはお互いに異なるバンクアドレスが割り当てられ、前記各バンク内の複数のワード線はお互いに異なるロウアドレスが割り当てられ、前記バンクアドレスと前記ロウアドレスによりページ領域が特定され、前記ページ領域は異なるコラムアドレスにそれぞれ割り当てられた複数のメモリ単位領域を有し、前記メモリ単位領域は複数のデータを記憶し、
前記半導体メモリコントローラは、前記表示画像データを所定のメモリマッピングに基づいて前記半導体メモリ装置内の前記複数のページ領域に記憶するよう制御し、
前記半導体メモリ装置は、前記半導体メモリコントローラ装置から供給されるコラムアドレスと組み合わせ情報に基づき、前記供給される第1のコラムアドレスに対応する第1のメモリ単位領域内の複数のデータと前記第1のメモリ単位領域に隣接する第2のコラムアドレスに対応する第2の前記メモリ単位領域内の複数のデータとを組み合わせて前記半導体メモリコントローラ装置へ出力し、
前記組み合わせ情報は、前記メモリ単位領域内の先頭データを示す第1の情報と、前記第1及び第2のメモリ単位領域内の複数のデータの組み合わせパターンを示す第2の情報とを有することを特徴とする画像処理システム。
IPC (3件)：
G06F 12/02 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
, G11C 11/401 ( 200 6.01)
G06F 12/02 580 E
, G06F 12/02 570 J
, G06F 12/00 580
, G11C 11/34 371 H
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
