特許
J-GLOBAL ID：201403054849707149
積層セラミックキャパシタ及びその実装基板
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
加藤 公延
, 福川 晋矢
公報種別：特許公報
出願番号（国際出願番号）：特願2013-022080
公開番号（公開出願番号）：特開2014-110416
特許番号：特許第5579886号
出願日： 2013年02月07日
公開日（公表日）： 2014年06月12日
請求項（抜粋）：
【請求項1】 複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を挟んで前記セラミック本体の両端面を介して交互に露出するように形成され、前記セラミック本体の下面に水平方向に積層された複数の第1及び第2内部電極を含む容量が形成される活性層と、
前記活性層の上部に形成された上部カバー層と、
前記活性層の下部に形成され、前記上部カバー層より厚い厚さを有する下部カバー層と、
前記セラミック本体の両端面を覆うように形成された第1及び第2外部電極と、を含み、
前記セラミック本体の長さ-厚さ方向(L-T)の断面において、前記活性層及び前記上部カバー層の総面積Xに対する前記第1及び第2内部電極が重なる領域の面積Yの比率が0.5〜0.9の範囲を満たし、
前記セラミック本体の全体厚さの1/2をA、前記下部カバー層の厚さをB、前記活性層の全体厚さの1/2をCと規定したとき、
前記活性層の中心部が前記セラミック本体の中心部から外れた比率、(B+C)/Aは1.063≦(B+C)/A≦1.745の範囲を満たし、
前記上部カバー層の厚さをDと規定したとき、
前記上部カバー層の厚さDと前記下部カバー層の厚さBとの比率、D/Bは0.021≦D/B≦0.422の範囲を満たす、積層セラミックキャパシタ。
IPC (3件)：
H01G 4/12 ( 200 6.01)
, H01G 4/232 ( 200 6.01)
, H01G 4/30 ( 200 6.01)
H01G 4/12 349
, H01G 4/12 352
, H01G 4/30 301 A
, H01G 4/30 301 E
, H01G 4/30 301 D
