特許
J-GLOBAL ID：201403054992353072
半導体装置の製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
阿部 琢磨
, 黒岩 創吾
公報種別：公開公報
出願番号（国際出願番号）：特願2012-174842
公開番号（公開出願番号）：特開2014-036036
出願日： 2012年08月07日
公開日（公表日）： 2014年02月24日
要約：
【課題】 本発明によれば、高い精度で半導体装置を製造することができる。特に画質の高い固体撮像装置を製造することが可能となる。【解決手段】 半導体基板101の撮像領域103及び周辺領域104に第1導波路部材118を形成する。第1導波路部材118の周辺領域104に配された部分を除去する。その後、第1導波路部材118の半導体基板101とは反対側の面を平坦化する平坦化工程を行う。【選択図】 図2
請求項（抜粋）：
半導体装置の製造方法であって、
第1領域及び第2領域を含み、前記第1領域の上、及び前記第2領域の上に絶縁体が配された半導体基板を準備する準備工程と、
前記絶縁体の前記第1領域の上に配された部分に複数の第1開口を形成し、前記絶縁体の前記第2領域の上に配された部分に複数の第2開口を、単位面積あたりに配される前記第1開口の数よりも単位面積あたりに配される前記第2開口の数が小さくなるように、形成する第1工程と、
前記第1工程の後に、前記複数の第1開口の各々の内部、前記絶縁体の前記第1領域の上に配された前記部分の上、及び前記絶縁体の前記第2領域の上に配された前記部分の上に第1部材を形成する第2工程と、
前記第1部材のうち前記第2領域の上に配された部分であって、前記絶縁体の上に配された部分の少なくとも一部を除去する第3工程と、
前記第3工程の後に、前記第1部材または前記第1部材の上に形成された第2部材を平坦化する第4工程と、
前記第4工程の後に、前記第1領域の上および前記第2領域の上に第2の絶縁体を形成する第5工程と、
前記第2の絶縁体の前記第2領域の上に配された部分に、スルーホールを形成する第6工程と、を含み、
前記第2の絶縁体を形成した後から前記スルーホールを形成するまでの間に、前記第2の絶縁体に対して研磨を伴う平坦化を行わないことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (16件)：
4M118AA10
, 4M118AB01
, 4M118BA14
, 4M118CA03
, 4M118DD04
, 4M118DD12
, 4M118EA01
, 4M118EA04
, 4M118EA14
, 4M118FA06
, 4M118FA27
, 4M118FA28
, 4M118GA09
, 4M118GB09
, 4M118GC07
, 4M118GD04
