特許
J-GLOBAL ID:201403056149113224
半導体チップの製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
宮崎 昭夫
, 緒方 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2013-011822
公開番号(公開出願番号):特開2014-141040
出願日: 2013年01月25日
公開日(公表日): 2014年08月07日
要約:
【課題】本発明は、めっきの下地膜のサイドエッチング量を外観観察で容易に把握することができる半導体チップの製造方法を提供することを目的とする。【解決手段】本発明は、基板の上にバンプを有する半導体チップの製造方法であって、(1)前記基板の上にめっき成長の下地となるめっき用導体金を形成する工程と、(2)前記めっき用導体金の上にめっき用マスクを形成する工程と、(3)前記めっき用マスクを用いてめっき処理を施し、前記バンプ及びダミーパターンを形成する工程と、(4)前記めっき用マスクを除去する工程と、(5)前記めっき用導体金をエッチングする工程と、(6)少なくとも前記ダミーパターンに衝撃を加える工程と、を有し、前記工程(6)における衝撃による前記ダミーパターンの脱落の状況から、前記めっき用導体金のサイドエッチング量を把握することを特徴とする半導体チップの製造方法である。【選択図】図1
請求項(抜粋):
基板の上にバンプを有する半導体チップの製造方法であって、
(1)前記基板の上にめっき成長の下地となるめっき用導体金を形成する工程と、
(2)前記めっき用導体金の上にめっき用マスクを形成する工程と、
(3)前記めっき用マスクを用いてめっき処理を施し、前記バンプ及びダミーパターンを形成する工程と、
(4)前記めっき用マスクを除去する工程と、
(5)前記めっき用導体金をエッチングする工程と、
(6)少なくとも前記ダミーパターンに衝撃を加える工程と、
を有し、
前記工程(6)における衝撃による前記ダミーパターンの脱落の状況から、前記めっき用導体金のサイドエッチング量を把握することを特徴とする半導体チップの製造方法。
IPC (2件):
FI (4件):
B41J3/04 103H
, H01L21/92 604B
, H01L21/92 604T
, H01L21/92 604M
Fターム (9件):
2C057AF93
, 2C057AG14
, 2C057AG46
, 2C057AG83
, 2C057AG90
, 2C057AG91
, 2C057AP31
, 2C057AP55
, 2C057AP82
引用特許: