特許
J-GLOBAL ID：201403056445242234

画像キャッシュメモリ装置および半導体集積回路

発明者：
米岡 昇

米岡 昇 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (4件)： 青木 篤 ,  伊坪 公一 ,  樋口 外治 ,  小林 龍
公報種別：公開公報
出願番号（国際出願番号）：特願2013-118732
公開番号（公開出願番号）：特開2014-235689
出願日： 2013年06月05日
公開日（公表日）： 2014年12月15日
要約：
【課題】タグの個数を減らしてキャッシュ処理に要する時間やハードウェアコストを低減することができる画像キャッシュメモリ装置および半導体集積回路の提供を図る。【解決手段】画像データのキャッシュ処理を行う画像キャッシュメモリ装置(1)であって、矩形に配列された複数のピクセルを含む矩形ブロックRBを単位とするキャッシュデータを格納するキャッシュバッファ(12)と、前記矩形ブロックを複数含む矩形ブロック集合BGに対応するタグを格納するキャッシュタグ部(13)と、前記キャッシュタグ部に格納された前記タグを比較する比較部(14)と、前記キャッシュバッファ,前記キャッシュタグ部および前記比較部を制御して前記キャッシュ処理を行う制御部(11)と、を有する。【選択図】図4
請求項（抜粋）：
画像データのキャッシュ処理を行う画像キャッシュメモリ装置であって、 矩形に配列された複数のピクセルを含む矩形ブロックを単位とするキャッシュデータを格納するキャッシュバッファと、 前記矩形ブロックを複数含む矩形ブロック集合に対応するタグを格納するキャッシュタグ部と、 前記キャッシュタグ部に格納された前記タグを比較する比較部と、 前記キャッシュバッファ,前記キャッシュタグ部および前記比較部を制御して前記キャッシュ処理を行う制御部と、を有する、 ことを特徴とする画像キャッシュメモリ装置。
IPC (1件)：
G06F 12/08
FI (3件)：
G06F12/08 507Z ,  G06F12/08 559D ,  G06F12/08 507F
Fターム (5件)：
5B005JJ11 ,  5B005JJ22 ,  5B005LL15 ,  5B005MM01 ,  5B005NN42
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM