特許

J-GLOBAL ID：201403059701695330

プリント基板、プリント基板ユニット、及びプリント基板の製造方法

発明者： 徳田 和彦
出願人/特許権者： 富士通株式会社
代理人 (2件)： 平川 明 ,  高田 大輔
公報種別：公開公報
出願番号（国際出願番号）：特願2013-055734
公開番号（公開出願番号）：特開2014-183132
出願日： 2013年03月18日
公開日（公表日）： 2014年09月29日
要約：

【課題】隣接するビア同士の間隔が狭くてもビア間におけるクロストークノイズの発生を抑制することが可能なプリント基板、プリント基板ユニット、及びプリント基板の製造方法を提供する。【解決手段】プリント基板は、第1の導体層と、第1の導体層と異なる層に設けた第2の導体層と、第1の導体層と第2の導体層との間に配設された絶縁層と、第1の導体層と第2の導体層と絶縁層とを貫通する複数の貫通孔と、貫通孔の各々に形成されて第1の導体層と第2の導体層とを層間接続する複数のビアと、を備え、複数のビアの各々は、貫通孔における内部空間の一部を占有する導体部と残部を占有する非導体部とを有し、互いに隣接する任意の一組のビアにおいて一方のビアにおける導体部が他方のビアにおける非導体部と向き合うように配置されている。【選択図】図1

請求項（抜粋）：

第1の導体層と、 前記第1の導体層と異なる層に設けた第2の導体層と、 前記第1の導体層と前記第2の導体層との間に配設された絶縁層と、 前記第1の導体層と前記第2の導体層と前記絶縁層とを貫通する複数の貫通孔と、 前記貫通孔の各々に形成されて前記第1の導体層と前記第2の導体層とを層間接続する複数のビアと、 を備え、 前記複数のビアの各々は、前記貫通孔における内部空間の一部を占有する導体部と、残部を占有する非導体部とを有し、 互いに隣接する任意の一組のビアにおいて、一方のビアにおける前記導体部が他方のビアにおける前記非導体部と向き合うように配置されている、 プリント基板。

IPC (3件)：

H05K 3/46 ,  H05K 1/11 ,  H05K 3/40

FI (4件)：

H05K3/46 N ,  H05K3/46 Z ,  H05K1/11 L ,  H05K3/40 H

Fターム (20件)：

5E317AA24 ,  5E317BB01 ,  5E317CC08 ,  5E317CC10 ,  5E317CD27 ,  5E317GG11 ,  5E346AA35 ,  5E346AA43 ,  5E346BB02 ,  5E346CC08 ,  5E346EE06 ,  5E346EE07 ,  5E346EE09 ,  5E346FF33 ,  5E346FF45 ,  5E346GG15 ,  5E346GG26 ,  5E346GG28 ,  5E346HH04 ,  5E346HH26

引用特許：

審査官引用 (3件)

• 特許第4815535号
  
• 多層プリント基板とその製造方法
  公報種別：公開公報   出願番号：特願平9-073188   出願人：日本電気株式会社
• 特開平4-305910