特許

J-GLOBAL ID：201403060564593360

半導体装置

発明者： 河野 隆司
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-234523
公開番号（公開出願番号）：特開2014-086111
出願日： 2012年10月24日
公開日（公表日）： 2014年05月12日
要約：

【課題】簡単な構成で読出速度が速い半導体装置を提供する。【解決手段】このフラッシュメモリでは、ノードN3,N4を電源電圧VDDにプリチャージした後にセンスアンプ17を活性化させ、ノードN3,N4に現れる信号をレジスタ50に保持し、レジスタ50の出力信号OCD1,OCD2によってトランジスタ23または33を導通させ、ノードN1またはN2にオフセット補償用の定電流源26または36を接続する。したがって、簡単な構成でセンスアンプ17のオフセット電圧を補償できる。【選択図】図3

請求項（抜粋）：

第1および第2のノードを予め定められた電圧にプリチャージするプリチャージ回路と、 前記第1および第2のノード間の電圧を増幅し、第1または第2の信号を出力するセンスアンプと、 オフセットセンス動作時に、前記プリチャージ回路によって前記第1および第2のノードを前記予め定められた電圧にプリチャージさせた後に前記センスアンプを活性化させ、前記センスアンプの出力信号に基づいて前記センスアンプのオフセット電圧を検出するオフセット検出回路と、 前記オフセット検出回路の検出結果に基づき、前記プリチャージ回路によってプリチャージされた前記第1または第2ノードの電圧を変化させ、前記センスアンプのオフセット電圧を補償するオフセット補償回路とを備える、半導体装置。

IPC (1件)：

G11C 16/06

FI (1件)：

G11C17/00 634C

Fターム (11件)：

5B125BA02 ,  5B125CA01 ,  5B125DE13 ,  5B125EE04 ,  5B125EE05 ,  5B125EE08 ,  5B125EE12 ,  5B125EG10 ,  5B125FA02 ,  5B125FA05 ,  5B125FA10

引用特許：

審査官引用 (3件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願2001-197000   出願人：株式会社東芝
• センスアンプのオフセット補正回路
  公報種別：公開公報   出願番号：特願2010-037072   出願人：富士通セミコンダクター株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2010-109018   出願人：ルネサスエレクトロニクス株式会社