特許
J-GLOBAL ID：201103024091049473
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2010-109018
公開番号（公開出願番号）：特開2011-134427
出願日： 2010年05月11日
公開日（公表日）： 2011年07月07日
要約：
【課題】微細化の実現が困難であった。【解決手段】本発明は、ワード線に接続され、データの読出しを行う複数のメモリセルと、前記複数のメモリセルのそれぞれに接続された複数のビット線対と、カラム選択信号に応じて、前記複数のビット線対の1つを選択するカラムセレクタと、入力端子対が前記カラムセレクタに接続され、センスアンプ活性化信号に応じて活性化するセンスアンプ回路と、を有する半導体記憶装置であって、前記センスアンプ回路に接続され、重み付け制御信号に応じて、前記センスアンプ回路のオフセット電圧を調整するオフセット電圧調整回路と、前記センスアンプ回路の出力端子対に接続され、活性化した前記センスアンプ回路の出力に応じた値の重み付け制御信号を出力する重み付け制御回路と、を有する半導体記憶装置である。【選択図】図1
請求項（抜粋）：
ワード線に接続され、データの読出しを行う複数のメモリセルと、
前記複数のメモリセルのそれぞれに接続された複数のビット線対と、
プリチャージ信号に応じて、前記複数のビット線対をプリチャージするプリチャージ回路と、
カラム選択信号に応じて、前記複数のビット線対の1つを選択するカラムセレクタと、
入力端子対が前記カラムセレクタに接続され、センスアンプ活性化信号に応じて活性化するセンスアンプ回路と、を有する半導体記憶装置であって、
前記センスアンプ回路の出力端子対に接続され、活性化した前記センスアンプ回路の出力に応じた値の重み付け制御信号を出力する重み付け制御回路と、
前記センスアンプ回路に接続され、前記重み付け制御信号に応じて、前記センスアンプ回路のオフセット電圧を調整するオフセット電圧調整回路と、を有する
半導体記憶装置。
IPC (3件)：
G11C 11/419
, H03K 3/356
, H03K 3/037
G11C11/34 311
, H03K3/356 B
, H03K3/037 Z
5B015HH01
, 5B015JJ11
, 5B015KB12
, 5B015KB23
, 5B015MM10
, 5B015QQ11
, 5J034AB05
, 5J034CB01
, 5J043AA05
, 5J043HH01
, 5J043HH04
, 5J043JJ10
, 5J043KK06
, 5J043KK07
審査官引用 (3件)
-
特開昭58-108090
-
半導体メモリ
公報種別：公開公報
出願番号：特願平11-121944
出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
-
オフセット自動無効化を行うセンス増幅器
公報種別：公表公報
出願番号：特願平9-506795
出願人：アナログ・デバイセス・インコーポレーテッド
前のページに戻る
