特許
J-GLOBAL ID：201403066633311338

圧電素子の製造方法

発明者：
高垣 達朗

高垣 達朗 について

, 
柴田 和義

柴田 和義 について

, 
伊藤 陽彦

伊藤 陽彦 について


出願人/特許権者：
日本碍子株式会社

日本碍子株式会社 について


代理人 (1件)： 特許業務法人快友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-253698
公開番号（公開出願番号）：特開2014-103222
出願日： 2012年11月19日
公開日（公表日）： 2014年06月05日
要約：
【課題】 圧電素子の表面に部分的に被覆層を形成することができ、かつ、圧電素子の複数の面に簡易に被覆層を形成することを可能とする。【解決手段】 積層型の圧電素子を製造する方法であって、圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、準備工程で準備された積層体の側面に被覆層を形成する被覆層形成工程を有している。被覆層形成工程は、積層体の表面の一部及び積層体の表面からはみ出した部分に積層体の上方から被覆層の材料となるペーストを落下させることで、積層体の表面の一部及び側面にペーストを配置する。【選択図】図13
請求項（抜粋）：
積層された複数の圧電体層と、 隣接する前記圧電体層の間に配置された内部電極層と、を有する積層型の圧電素子を製造する方法であって、 圧電体層と内部電極層とを交互に積層した積層体を準備する準備工程と、 前記準備工程で準備された前記積層体の側面に被覆層を形成する被覆層形成工程と、を有しており、 前記被覆層形成工程は、前記積層体の表面の一部及び前記積層体の表面からはみ出した部分に前記積層体の上方から前記被覆層の材料となるペーストを落下させることで、前記積層体の表面の一部及び側面に前記ペーストを配置するペースト配置ステップを有している、圧電素子の製造方法。
IPC (3件)：
H01L 41/22 ,  H01L 41/083 ,  H01L 41/187
FI (5件)：
H01L41/22 Z ,  H01L41/08 S ,  H01L41/18 101D ,  H01L41/18 101C ,  H01L41/18 101B
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM