特許
J-GLOBAL ID：201403067591063025
同期化回路及びこれを含むクロックデータリカバリ回路
発明者：
,
出願人/特許権者：
代理人 (3件)：
藤村 元彦
, 永岡 重幸
, 高野 信司
公報種別：公開公報
出願番号（国際出願番号）：特願2012-240380
公開番号（公開出願番号）：特開2014-090371
出願日： 2012年10月31日
公開日（公表日）： 2014年05月15日
要約：
【課題】擬似ロックを生じさせることなく基準クロック信号に同期した再生クロック信号を生成することが可能な同期化回路及びこれを含むクロックデータリカバリ回路を提供する。【解決手段】入力データ信号中に所定周期毎に現れるデータ遷移点に対応した基準クロック信号に同期したクロック信号を生成するにあたり、以下の如き擬似ロック回避処理を行う。すなわち、チャージポンプによって第1ライン上に送出された位相制御電圧が下限基準電圧を下回ったときに第1ラインに対するプリチャージを開始し、この位相制御電圧が上限基準電圧を上回るまで、このプリチャージ動作を継続する。【選択図】図9
請求項（抜粋）：
基準クロック信号に同期した再生クロック信号を生成する同期化回路であって、
前記基準クロック信号と前記再生クロック信号との間の位相差に対応した電圧値を有する位相制御電圧を生成しこれを第1ライン上に送出するチャージポンプと、
前記位相制御電圧に応じて前記再生クロック信号の位相を制御する位相制御回路と、
前記位相制御電圧が下限基準電圧を下回ったときに前記第1ラインに対するプリチャージを開始し、前記位相制御電圧が上限基準電圧を上回るまで前記第1ラインに対するプリチャージ動作を継続する擬似ロック回避回路と、を有することを特徴とする同期化回路。
IPC (2件)：
FI (2件)：
Fターム (15件)：
5J106AA02
, 5J106AA04
, 5J106CC21
, 5J106CC59
, 5J106DD09
, 5J106DD32
, 5J106HH02
, 5J106HH03
, 5J106KK12
, 5J106KK30
, 5K047AA04
, 5K047GG08
, 5K047KK03
, 5K047KK15
, 5K047MM46
出願人引用 (3件)
-
位相同期回路
公報種別：公開公報
出願番号：特願2006-346461
出願人：株式会社シンセシス, 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社
-
位相同期回路
公報種別：公開公報
出願番号：特願平5-247662
出願人：日本電気アイシーマイコンシステム株式会社
-
PLL回路のデッドロック防止回路及びその方法
公報種別：公開公報
出願番号：特願平9-261216
出願人：日本電気株式会社
審査官引用 (3件)
-
位相同期回路
公報種別：公開公報
出願番号：特願2006-346461
出願人：株式会社シンセシス, 株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社
-
位相同期回路
公報種別：公開公報
出願番号：特願平5-247662
出願人：日本電気アイシーマイコンシステム株式会社
-
PLL回路のデッドロック防止回路及びその方法
公報種別：公開公報
出願番号：特願平9-261216
出願人：日本電気株式会社
前のページに戻る
