特許
J-GLOBAL ID:201403069172720930

ページ属性サポートのある仮想アドレスから物理アドレスへの変換

発明者:
出願人/特許権者:
代理人 (3件): 伊東 忠重 ,  伊東 忠彦 ,  大貫 進介
公報種別:公開公報
出願番号(国際出願番号):特願2013-261239
公開番号(公開出願番号):特開2014-067445
出願日: 2013年12月18日
公開日(公表日): 2014年04月17日
要約:
【課題】ページ属性サポートのある仮想アドレスから物理アドレスへの変換のためのシステム、方法、装置を提供する。【解決手段】システムは、仮想メモリ・ポインタをあるメモリ位置についての物理的なメモリ・アドレスに変換する命令を受領する。アドレス変換ハードウェアにおいて、仮想メモリ・ポインタを、ページ・テーブル情報に基づいて物理的なメモリ・アドレスに変換して命令の結果の一部を生成し、命令の結果として、メモリ階層構造にアクセスすることなく、物理的なメモリ・アドレスおよび一つまたは複数のページ属性を一つまたは複数のプロセッサ・レジスタ中にロードする。【選択図】図5
請求項(抜粋):
プロセッサにおいて、仮想メモリ・ポインタをメモリ階層構造中に記憶されているあるメモリ位置についての物理的なメモリ・アドレスに変換する命令を、命令を提供する電子アクセス可能媒体から受領する段階と; アドレス変換ハードウェアにおいて、前記仮想メモリ・ポインタを、ページ・テーブル情報に基づいて前記物理的なメモリ・アドレスに変換して前記命令の結果の一部を生成する段階と; 前記命令の結果として、前記メモリ階層構造にアクセスすることなく、前記物理的なメモリ・アドレスおよび一つまたは複数のページ属性を一つまたは複数のプロセッサ・レジスタ中にロードする段階とを有し、前記一つまたは複数のページ属性はページ状態を示す、 機械実装される方法。
IPC (2件):
G06F 12/10 ,  G06F 12/08
FI (5件):
G06F12/10 501Z ,  G06F12/10 505B ,  G06F12/10 501F ,  G06F12/08 507Z ,  G06F12/10 553Z
Fターム (7件):
5B005LL01 ,  5B005MM36 ,  5B005MM51 ,  5B005NN42 ,  5B005RR04 ,  5B005RR05 ,  5B005SS13
引用特許:
審査官引用 (2件)
引用文献:
審査官引用 (1件)
  • MIPSアーキテクチャ採用64ビットRISC CPU

前のページに戻る