特許
J-GLOBAL ID:201403077328617038
複数のプログラマブル領域を有するゲートアレイ構造
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (3件):
杉村 憲司
, 岡野 大和
, 鈴木 俊樹
公報種別:公表公報
出願番号(国際出願番号):特願2014-534617
公開番号(公開出願番号):特表2014-528649
出願日: 2012年09月28日
公開日(公表日): 2014年10月27日
要約:
ウエハ上に設けた、カスタマイズ不可のマスク層を備えた第1の固定(非プログラマブル)領域と、第1固定領域の上に設けた、カスタマイズ可能なマスク層を備えたプログラマブル領域と、を備えるカスタム集積回路(IC)を形成するためのシステムおよび方法を開示する。第1の固定領域は、ベースセルを形成する、多数のトランジスタと、第1の相互接続層と、前記第1の相互接続層の上に設けた第2の相互接続層とを備える。プログラマブル領域のマスク層のうち少なくとも1層を第2の相互接続層と接続して、ベースセルのすべてのトランジスタノードへの電気的アクセスを可能にする。プログラマブル領域は、カスタマイズ可能なマスク層と接続する第3の相互接続層を備え、ICをカスタマイズする。第2の固定領域をプログラム領域の上に形成し、固定領域を複数とし、カスタムICをカスタマイズする際に必要なマスクの数を削減してもよい。【選択図】図4
請求項(抜粋):
カスタム集積回路(IC)であって、
ウエハ上に設けた、カスタマイズ不可のマスク層を備えた第1の固定(非プログラマブル)領域と、
前記第1の固定領域の上に設けた、カスタマイズ可能なマスク層を備えたプログラマブル領域と、を備え、
前記第1の固定領域は、ベースセルを形成する、多数のトランジスタと、第1の相互接続層と、前記第1の相互接続層の上に設けた第2の相互接続層と、を備え、
前記プログラマブル領域内のマスク層のうち少なくとも1層は、前記第2の相互接続層と接続することにより、前記ベースセルのすべてのトランジスタのノードへの電気的アクセスを提供し、
前記プログラマブル領域は、前記カスタマイズ可能なマスク層と接続する第3の相互接続層を備えて前記カスタムICをカスタマイズすることを特徴とする、
カスタム集積回路(IC)。
IPC (2件):
FI (2件):
H01L21/82 W
, H01L21/82 M
Fターム (20件):
5F064AA03
, 5F064BB05
, 5F064BB06
, 5F064BB07
, 5F064BB09
, 5F064BB13
, 5F064BB15
, 5F064BB19
, 5F064BB26
, 5F064CC12
, 5F064DD25
, 5F064DD39
, 5F064EE08
, 5F064EE16
, 5F064EE23
, 5F064EE24
, 5F064EE26
, 5F064EE27
, 5F064EE52
, 5F064EE54
引用特許:
審査官引用 (4件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2006-124223
出願人:NECエレクトロニクス株式会社
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2007-297615
出願人:NECエレクトロニクス株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平10-069728
出願人:株式会社日立製作所
前のページに戻る